Устройство управления обращениями Советский патент 1991 года по МПК G06F9/50 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке контрольно-испытательной аппаратуры для контроля асинхронных запоминающих устройств.

Цель изобретения - расширение области применения устройства путем организа- ции параллельных обращений к контролируемым асинхронным устройствам и синхронизации сигналов ответа контролируемых асинхронных устройств.

На фиг. 1 представлена схема устройства управления обращениями; на фиг.2 - схемы блока управления, селектора ответа и выходного формирователя ответа.

Устройство управления обращениями (фиг. 1) содержит регистр 1, регистр 2, дешифратор 3 адреса, регистр 4, дешифратор 5, блок 6 управления, входной формирователь 7 ответа, селектор 8 ответа, формирователь 9 блокировки ответа, формирователи

10-14 сигналов обращения, выходной формирователь 15 ответа, входы 16 данных, вход 17 обращения, входы 18.1 и 18.2 прерывания, входы 19 адреса, ответные входы 20. сигнальный выход 21, информационные выходы 22-25 и ответный выход 26 устройства.

i

Блок 6 управления (фиг.2) содержит элементы ИЛИ-НЕ 27-29, элементы НЕ 30 и 31. элемент ИЛИ-НЕ 32, элементы И-НЕ 33-38 и элементы И 39-40.

Селектор 8 ответа (фиг.2) включает группу элементов И 41 и элемент ИЛИ-НЕ 42.

Выходной формирователь 15 ответа (фиг.2) содержит элементы И-НЕ 43-45 с открытым коллектором, соединенные по выходу по схеме ПРОВОДНОЕ ИЛИ и выполняющие функцию передатчика сигнала ответа.

w

Ё

О Os

VI

о

VI

Входы 18 содержат вход 18.1 управления признака операции и вход 18.2 управлений признака обращения к портам.

Устройство работает следующим образом.

При поступлении на входы 19 кода адреса регистров 1, 2 и 4, которые имеют один адрес на интерфейсе, дешифратор 3 адреса вырабатывает сигнал разрешения доступа к этим регистрам, который поступает на шестой вход блока 6 управления. Кроме того, на четвертый и пятый входы блока 6 управления с входов 18.1 и 18.2 поступают сигналы признака операции записи и признака обращения к портам, на третий вход - сигнал обращения с входа 17. При наличии всех этих сигналов на первом выходе блока 6 управления вырабатывается сигнал занесения данных, который поступает на тактовые входы регистров 1,2 и 4 и производит занесение данных, установленных на входах 16. В регистр 1 заносится двоичный i- од текущего приоритета, в регистр 2 - код управления режимами работы, а в регистр 4 - в зависимости от режима работы либо код текущего обращения (унитарный код), либо код конфигурации параллельных обращений. Блок 6 управления формирует сигнал ответа, который с помощью выходного формирователя 15 ответа устанавливается на ответном выходе 26 устройства. Получив сигнал ответа, задатчик снимает сигнал обращения с входа 17 обращения, а блок 6 управления через формирователь 15 сигнала ответа - сигнал ответа с ответного выхода 26.

Устройство управления обращениями может работать в следующих режимах:

1.Формирование сигналов записи в оперативную память одного из контролируемых устройств (обеспечивается с помощью формирователя 11 сигналов обращения);

2.Формирование сигналов чтения из оперативной памяти одного из котролируе- мых устройств (обеспечивается с помощью формирователя 10 сигналов обращения);

3.Формирование сигналов записи в оперативную память всех контролируемых устройств одновременно (обеспечивается формирователем 12 сигналов обращения);

4.Формирование сигналов чтения из оперативной памяти одного из контролируемых устройств (обеспечивается с помощью формирователя 10 сигналов обращения) и одновременно формирование сигналов записи в оперативную память остальных контролируемых устройств (обеспечивается формирователем 12 сигналов обращения);

5.Формирование сигналов записи в порт одного из контролируемых устройств

(обеспечивается формирователем 14 сигна- лов обращения);

6. Фоомиоование сигналов чтения из порта одного из контролируемых устройств

(обеспечивается формирователем 13 сигналов обращения).

Формирователи 10, 11,13 и 14 сигналов обращения обеспечивают передачу сигналов с входов на выходы без инверсии, а

0 формирователь 12 сигналов обращения - с инверсией.

В каждом из режимов устройство по ответным входам 20 получает сигналы ответа от контролируемых устройств и формиру5 ет на ответном выходе 26 общий сигнал ответа.

Кроме того, устройство в зависимости от информации, записанной в регистр 2, мо0 жет разрешать или запрещать выдачу информации при чтении из контролируемых устройств сигналом, формируемым на выходе 21 устройства.

В режиме 1 в регистр 1 заносится дво5 ичный код текущего обращения, в регистр 4 - унитарный код текущего обращения, а в регистр 2 - бит разрешения выдачи информации, который поступает на выход 21 устройства, при этом бит разрешения

0 параллельной работы обнуляется. Дешифратор 5 производит дешифрацию текущего приоритета, формируя сигнал низкого уровня на соответствующем выходе Сигналы с выходов дешифратора 5 поступают на вхо5 ды формирователей 10-14. При поступлении на вход 18.1 признака операции записи и сигнала обращения на вход 17 обращения блок 6 управления на четвертом выходе формирует сигнал низкого уровня, который

0 разрешает работу формирователя 11, вырабатывающего определяемый дешифратором 5 сигнала записи в оперативную память контролируемого устройства низким уровнем на выходах 22 устройства. Контролиру5 емое устройство, выполняя операцию записи в оперативную память, формирует сигнал ответа, поступающий на соответствующую шину (каждому контролируемому устройству соответствует своя шина) входов

0 20, и сигнал ответа через селектор 8 и формирователь 15 устанавливается низким уровнем на ответном выходе 26 устройства. Получая сигнал ответа, задатчик снимает сигнал обращения с входа 17 обращения,

5 что обеспечивает снятие сигнала записи с выходов 22 устройства и сигналов ответа с ответных входов 20 и ответного выхода 26 устройства.

В режиме 2 устройство работает аналогично режиму 1, только на входе 18.1 управления устанавливается признак операции

чтения и блок 6 управления на третьем выходе формирует сигнал низкого уровня, который разрешает работу формирователя 10 сигналов обращения, вырабатывающего соответствующий сигнал чтения из оператив- ной памяти контролируемого устройства на выходах 23 устройства.

В режиме 3 в отличие от режима 1 в регистр 4 заносится код конфигурации параллельных обращений (т.е. заносятся единицы в те разряды регистра, которые соответствуют установленным контролируемым устройствам), а в регистр 2 - бит разрешения параллельных обращений. В этом режиме дешифратор 5 блокируется сигналом низкого уровня, устанавливаемым на втором выходе блока 6 управления, и на его выходах формируются все сигналы высоким уровнем. Блок 6 управления при поступлении сигнала обращения на вход 17 обращения на пятом выходе формирует сиг- нал низкого уровня, который разрешает работу формирователя 12. вырабатывающего на всех выходах 22 сигналы записи в оперативную память ,всех контролируемых устройств. Контролируемые устройства, выполняя операцию записи в оперативную память, формируют сигналы ответа, поступающие на соответствующие шины входов 20. Сигналы ответа поступают в селектор 8, на вторые входы которого поступает конфигурации параллельных обращений из регистра 4. При наличии сигналов ответа от всех контролируемых устройств селектор 8 вырабатывает сигнал высокого уровня, который через формирователь 15 на ответном выходе 26 устройства формирует общий сигнал ответа низким уровнем. При отсутствии хотя бы одного из сигналов ответа от контролируемых устройств общий сигнал ответа не вырабатывается, что является признаком неработоспособности одного из контролируемых устройств. Нулевая комбинация на регистре 4 конфигурации является запрещенной и соответствует нерабочему состоянию устройства, так как общий сигнал ответа в этом случае может формироваться постоянно и независимо от наличия сигнала обращения. Поэтому для исключения такой ситуации используется формирователь 9. который формирует сигнал блокировки от- вета при наличии нулевой комбинации на регистре 4 благодаря тому, что входы формирователя 9 подключены к инверсным выходам регистра 4.

В режиме 4 в отличие от режима 3 на входе 18.1 управления устанавливается признак операции чтения и блок 6 управления формирует на втором выходе сигнал разрешения работы дешифратора 5, а при

поступлении сигнала обращения на вход 17 обращения - сигналы низкого уровня на третьем и пятом выходах, которые разрешают работу формирователя 10, вырабатывающего сигнал чтения из оперативной памяти одного из контролируемых устройств, определяемый дешифратором 5. и формирователя 12 сигналов обращения, вырабатывающего сигналы записи в оперативную память остальных контролируемых устройств, благодаря инверсии сигналов с выхода дешифратора 5.

В режиме 5 в отличие от режима 1 на входе 18.2 управления устанавливается признак обращения к портам и блок 6 управления при поступлении сигнала обращения на вход 17 обращения формирует сигнал низкого уровня на седьмом выходе, который разрешает работу формирователя 14, вырабатывающего на выходах 25 устройства определяемый дешифратором 5 сигнал записи в порт одного из контролируемых устройств. Кроме того, блок 6 управления- формирует сигнал разрешения выдачи ответа порта, поступающий на формирователь 15 и разрешающий выдачу сигнала ответа от формирователя 7 ответа, который формирует сигнал ответа высоким уровнем при наличии хотя бы одного низкого уровня на входах 20 независимо от кодовой комбинации, записанной в регистр 4.

В режиме 6 в отличие от режима 5 на входе 18.1 управления устанавливается признак операции чтения и блок б управления на шестом выходе формирует сигнал низкого уровня, который разрешает работу формирователя 13. вырабатывающего соответствующий сигнал чтения из порта контролируемого устройства на выходах 24 устройства.

Формула изобретения

1. Устройство управления обращениями, содержащее первый и второй регистры, дешифратор, причем информационные входы регистров соединены с входами данных устройства, выходы перзого регистра соединены с группой входов дешифратора, о т- личающееся тем. что. с целью расширения области применения путем организации параллельных обращений к контролируемым асинхронным устройствам и синхронизации сигналов ответа контролируемых асинхронных устройств, в него введены третий регистр, дешифратор адреса, блок управления, первый-пятый формирователи сигналов обращения, входной формирователь ответа, селектор ответа, формирователь блокировки ответа и выходной формирователь ответа, причем информационные входы третьего регистра

соединены с входами данных устройства, первый и второй разрядные выходы третьего регистра соединены с первым и вторым входами блока управления, первый выход которого соединен с тактовыми входами первого, второго и третьего регистров, второй выход блока управления - с тактовым входом дешифратора, выходы которого соединены с информационными входами всех формирователей сигналов обращения, тре- тий-седьмой выходы блока управления сое- динены с управляющими входами соответственно первого-пятого формирователей сигналов обращения, третий четвертый и пятый входы блока управления соединены соответственно с входом обращения и первым и вторым входами прерывания устройства, шестой вход блока управления соединен с выходом дешифратора адреса, входы которого соединены с входами адреса устройства, входы входного формирователя ответа соедине с первой группой входов селектора отве.а и являются ответными входами устройства, вторая группа входов селектора ответа - с прямы ми выходами второго регистра, ИР.мереные выходы которого соединены с входами формирователя блокировки ответа, выход которого соединен с первым входом выходного формирователя ответа, выход которого соединен с ответным выходом устройства, вто- рой-пятый входы выходного формирователя ответа соединены соответственно с выходами селектора ответа, входного формирователя ответа, восьмым и девятым выходами блока управления, третий разрядный выход третьего регистра является сигнальным выходом устройства, выходы второго и третьего формирователей сигналов обращения объединены и являются информационными выходами устройства, выходы первого, четвертого и пятого формирователей сигналов обращения являются информационными выходами устройства.

2. Устройство поп.1,отличающее- с я тем, что блок управления содержит четыре элемента ИЛИ-НЕ, два элемента НЕ, два элемента И, шесть элементов И-НЕ. причем первые входы первого, второго и третьего элементов)- ИЛИ-НЕ соединены соответственно с третьим, четвертым и пятым входами блока, вторые входы первого, второго и третьего элементов ИЛИ-НЕ - с входом логического нуля устройства, первый вход четвертого элемента ИЛИ-НЕ - с шестым входом блока, входы первого и второго элементов НЕ - соответственно с выходами второго и третьего элементов ИЛИ-НЕ, первый и второй входы первого

элемента И - соответственно с выходами первогр и четвертого элементов ИЛИ-НЕ, первый и второй входы второго элемента И соединены соответственно с выходами первого элемента И и второго элемента ИЛИ- НЕ, выход первого элемента И является восьмым выходом блока, девятым выходом которого является выход третьего элемента ИЛИ-НЕ, первый, второй и третий входы

второго элемента И-НЕ соединены соответственно с выходами первого элемента НЕ и второго элемента ИЛИ-НЕ и с вторым входом блока, выход первого эпемента И-НЕ является вторым выходом олокэ, первым

выходом которого является выход второго элемента И, второй вход четвертого элемента ИЛИ-НЕ соединен с выходам второго элемента НЕ, первый, второй и третий входы второго элемента И-НЕ соединены соответственно с выходами первого элемента НЕ, первого элемента ИЛИ-НЕ и второго элемента НЕ, первый-четвертый входы третьего элемента И-НЕ соединены соответственно с выходами первого элемента ИЛИ-НЕ, второго элемента ИЛИ-НЕ, с выходом второго элемента НЕ и первым входом блока, первый, второй и третий входы четвертого элемента И-НЕ соединены соответственно с вторым входом блока, с

выходами первого элемента ИЛИ-НЕ и второго элемента НЕ, первый, второй и третий входы пятого элемента И-НЕ соединены соответственно с выходами первого элемента ИЛИ-НЕ, третьего элемента ИЛИ-НЕ и первого элемента НЕ, первый, второй и третий входы шестого элемента И-НЕ соединены соответственно с выходами первого, второго и третьего элементов ИЛИ-НЕ, выходы второго-шестого элементов И-НЕ являются

соответственно третьим-седьмым выходами блока.

3.Устройство поп.1,отличающее- с я тем, что селектор ответа содержит группу элементов И и элемент ИЛИ-НЕ, причем выходы элементов И группы соединены с входами элемента ИЛИ-НЕ выход которого является выходом селектора, входы первой и второй групп входов селектора соединены

соответственное первым и вторым входами одноименного элемента И группы.

4.Устройство поп.1,отличающее- с я тем, что выходной формирователь отвега содержит три элемента И-НЕ, выходы которых объединены и являются выходом формирователя, первый вход первого элемента И-НЕ соединен с первым входом формирователя, второй вход которого соединен с вторым входом первого элемента И-НЕ,

первый вход второго элемента И-НЕ соеди- элемента И-НЕ. четвертый входI блока.- с йен с третьим входом блока, пятый вход первым и вторым входами третьего элемен которого соединен с вторым входом второго та И-Н Е.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке контрольно-испытательной аппаратуры для контроля асинхронных запоминающих устройств. Цель изобретения - расширение области применения за счет организации параллельных обращений к контролируемым асинхронным устройствам и синхронизации сигналов ответа контролируемых асинхронных устройств. Устройство содержит три регистра, селектор адреса, дешифратор, блок управления, входной и выходной формирователи ответа, селектор ответа, формирователь блокировки ответа, пять формирователей сигналов обращения. 2 ил.

16

26

ри.1