Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью Советский патент 1986 года по МПК G06F13/14 

уровневой оперативной памятью имакси мяльного использования расслоения оперативной памяти. Поставленная цель достигнута с помощью введения в устройство, содержащее блок 1 приоритетов,селектор 2 входной информации и управляющих слов, блок 5 регистров адреса, блок 12 фиксации занятости входных регистров, блок 3 регистров управляющих слов, блок 6 триггеров управляющих признаков, блок 11 приема сопровождающей информации, блок 4 регистров управления, .селектор 8 запросной информации, формирователь 10 адреса, шестую память 7 данных и регистр 9 считанной информации ,блока 15 фиксации занятости регистров адреса и управляющих слов, блока 14 регистров приема управляющих слов, блока 25 регистров входной информации, блока 17 управления обслуживанием запросов, .блока 13 формирования запросов, селектора 18 информации, регистров 19, 20, 22.1, 22,2

информации, блока 16 выдачи запросных слов, блока 26 триггеров разрешения, селектора 21 записываемой информации, селектора 23 выходной информации, регистра 29 выходной информации и дешифратора 27 номера канала, а также оригинальной организации связей между блоками .устройства. При обращении каналов ввода-вьгоода на запись или чтение в устройство управления памятью (yyil) предусмотрен эффективный алгоритм работы каналов-с двухуровневой оперативной памятью СОП), при этом обеспечивается максимальное использование расслоения СП,поскольку обмен информацией между СП и УУП производится только блоками из четырех войных слов в случае обращения от канаов. Кроме того, при обработке запросов от каналов в ОП производится только одна операция; чтение блока информации, что упрощает процедуру взаимоействия УУП с ОП. 2 з.п., 16 ил.

Изобретение относится к области вычислительной техники и может быть использовано в составе устройства управления памятью. Цель изобретения повышение быстродействия обработки запросов каналов ввода-вывода в устройстве управления памятью высокопроизводительной ЭВМ за счет использования эффективного алгоритма взаимодействия каналов ввода-вьшода сдвухГФ

Изобретение относится к вычислительной технике и может быть использовано в системах для управления обменом информацией между процессорами и каналами ввода-вывода с оперативной.памятью I мультипроцессорной вычис лительной машины. Цель изобретения - повьппение быст родействия обработки запросов канало ввода-вывода. На фиг.I представлена структурная схема устройства; на фиг.2 - структурная схема блока приоритетов; на фиг.3 - структурная схема блока фиксации занятости входных регистров; на фиг.4 - структурная схема блока регистров входной информации; на фиг.5 - структурная схема блока регистров управляющих слов.; на фиг. 6 - структурная схема блока формирования запросов; на фиг,7 - стрзпстурная схе ма блока регистров управления; на фиг.8 - структурная схема блока фиксации занятости регистров адреса и управляющих слов; на фиг.9 - структурная схема блока регистров адреса; на фиг.10 - структурная схема блока регистров приема управляющих слов; на фиг.11 - структурная схема блока триггеров управляющих признаков; на фиг.12 - структурная схема блока управления обслуживанием запросов; на фиг.13 - структурная схема блока приема сопровождающей информации; на фиг.14. - структурная схема блока выдачи запросных слов; . 15 структурная схема формирователя адреса; на фиг.16 - структурная схема блока триггеров разрешения. Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью фиг.1) содержит блок 1 приоритетов, селектор 2 входной информации и управляющих слов, блок 3 регистров управляющих слов, блок 4 регистров управления, блок 3 регистров адреса, блок 6 триггеров управляющих признаков, местнз память 7 данных, селектор 8 запросной информации, регистр 9 считанной информации, формирователь 10 адреса, блок II приема сопровождающей информации, блок 12 фиксации занятости входных регистров, блок 13 формирования запросов, блок 14 регистров приема управляюп(их слов, блок 15 фиксации занятости регистров адреса и управляющих слов, блок 16 выдачи запросных слов, блок. 17 управления обслуживанием запросов, селектор 18 информации, первый регистр 19 информации, второй регистр 20 информации, селектор 21 записываемой информации, третий 22 и четвертый 22 регистры информации, селектор 23 выходной информации, регистр 24 выходной информации, блок 25 регистров входной информации, блок 26 триггеров разрешения, дешифратор 27 номера канала, входы 28 запросов устройства (28,1 вход запросов, 28.2 - вход запросной информации), вход 29 приоритета устройства, первый выход 30 информации устройства (30,1 - выход первого зап роса, 30.2 - выход второго запроса, 30.3 - выход информации, вход 31 ответа устройства, второй выход 32 информации устройства, выход 33ответа устройства, вход 34 приоритета устройства, вход 35 приоритета устройства, вход 36 управления устройства, первы вход 37 информации устройства (37.1 вход приказа, 37.2 - вход адреса, 37.3- вход управляющих слов, 37,4 вход информации), вход 38 сопровождающей информации устройства, выходы 39 адреса устройства (39,1 - выход адреса, 39,2 - выход запроса), второй вход 40 информации устройства, выход 41 разрешения приоритета, выход 42 предварительного приоритета, выход 43 номера канала, вход 44 информации, первьй вход 45 информации, первый выход 46 управления, второй выход 47 управления, вход 48 адреса, выход 49 адреса, выход 50 управления запросом, выход 51 управления приемо адреса, выход 52 бита действительности запроса, выход 53 адреса, выход 54 кода операции, выход 55 управ ляющего слова, выход 56 управляющих признаков, вькод 57 управления адресом, выход 58 управления и записью (58.1 - выход сравнения номера регистра, 58.2 - выход управления запросом, 58.3 - выход уп1Гавления записью 58.4- выход управления чтением, 58.5- выход признаков работы), выход 59 сравнения, выход 60 адреса, выход 61 сопровождающей информации, выход 62 запросных слов, выход 63 ад реса данных, выход 64 записи, второй вход 65 информации, выход 66 разрешения, выход 67 приоритета регистров (67.1 - выход приоритета первому регистру, 67.2 - выход приоритета второму регистру, 67.3 - выход общего приоритета), выход 68 управления приемом (68.1 - выход управления приемом на первый регистр, 68,2 - выход управления приемом на второй регистр). Блок I приоритетов (фиг,2) содержит регистр 69 входных запросов, шифратор 70 с приоритетом, дешифратор 71, Блок 12 фиксации занятости входных регистров (фиг.З) содержит элемент ИЛИ 72, сдвигающий регистр 73, элемент И 74, группу элементов И 75, группу элементов ИЛИ 76, группу триггеров 77, элемент И 78, элемент И 79, элемент ИЛИ 80, элемент НЕ 81, элемент И 82, сдвигающий регистр 83, элемент ИЛИ 84, элемент НЕ:. 85, элемент И 86, элемент НЕ 87, узел фиксации наличия одного запроса 88, элемент ИЛИ 89, Блок 25 регистров входной информации (фиг,4) содержит группу регистров информации 90, Блок 3 регистров управляющих слов (фиг,5) содержит группу регистров 91 номера канала, группу регистров 92 адреса, маркеров, кода операции. Блок 13 формирования запросов (фиг,6) содержит первый элемент ИЛИ 93, триггер 94, второй и третий эле-., менты И 95 и 96, элемент НЕ 97, первый элемент И 98, второй элемент ИЛИ 99, . Блок - 4 регистров управления (фиг.7). содержит элемент И 100, элемент ИЛИ 101, сдвигающий регистр 102, элемент И 103, элемент НЕ 104, элемент И 105, сдвиг ющий регистр 106, группу элементов И 107, Блок 15 фиксации занятости регистров адреса и управляющих слов (фиг,8) содержит элементы И 108 и 109, элемент НЕ ПО, группу регистров 111, группу элементов 112 И, группу регистров 113, группу элементов НЕ 114, группу регистров 115, Блок 5 регистров адреса (фиг,9) содержит группу регистров 116 адреса, группу селекторов 117 адреса. Блок 14 регистров приема управляюпщх слов (фиг,10) содержит группу регистров 118, 51 Блок 6 триггеров управляющих приз наков (фиг.11) содержит группу элементов И 119, группу элементов НЕ 120, группу элементов ИЛИ 121, группу регистров 122, элемент НЕ 123, элемент И 124, группу элементов ИЛИ 125, группу элементов И 126, элемент ИЛИ 127, группу элементов ИЛИ 128, триггеры 129, группу элементов И 130 группу элементов И 131, группу элементов ИЛИ 132, группу элементов НЕ 133, группу регистров 134, Блок 17 управления обслуживанием запросов (фиг, 12) содержит первую и вторую группы схем 135 сравнения, первую и вторую группы элементов И 136, первый и второй элементы ИЛИ 137 и 138, первый и второй элементы И 139 и 140, регистр 141 сдвига, третий элемент ИЛИ 142, первьй и второй элементы НЕ 143 и 144, третью группу элементов И 145, третий элемент И 146, группу элементов НЕ 147, четвертый элемент ИЛИ 148, регистр 149 сдвига, селектор 150, пятый элемент ИЛИ 151, третий элемент НЕ 152. Блок 11 приема сопровождающей информации (фиг,13) содержит элемент НЕ 153, селектор 154 сопровождающей информации, регистр 155 сопровождающей информации. Блок 16 выдачи запросньйс слов (фиг,14) содержит группу регистров 156 ошибок, селектор 157, Формирователь 10 адреса {локальной памяти) содержит (фиг,15) селекторы 158 .и 159, счетчик 160, элемент НЕ 161, селектор 162, счетчик 163, селектор -164, элемент НЕ 165, группу элементов И 166, селекторы 167 и 168, селектор 169 маркера, восемь элементов НЕ 170, восемь элементов И 171, элемент И 172, селекто 173, элемент НЕ 174. БЛОК 26 триггеров разрешения (фиг,16) содержит элемент И 175, два элемента ИЛИ 176, два триггера 177 занятости, элемент И 178, два элемен та НЕ 179, элемент ИЛИ 180, два элемента И 181, два элемента И 182, два элемента ИЛИ 183, два триггера 184 приоритета, триггер 185, элемент ИЛИ 186, элементы НЕ 187 и 188, триггер 189. Устройство работает следующим образом.

При обращении каналов ввода-вывода на запись или чтение в устройство упСигналы предварительного приоритета, поступающие из блока 1 (фиг.1) по выходу 42 управляет селектированием 8 равления памятью (УП) предусмотрен эффективный алгоритм работы каналов с двухуровневой оперативной памятью,: при этом обеспечивается максимальное использование расслоения оперативной памяти, поскольку обмен информацией между оперативной памятью и устройством управления памятью производится только блоками из четырех двойных слов в случае обращения от каналов. Кроме того, при обработке запросов от каналов в оперативной памяти производится только одна операция, а именно чтение блока информации, что упрощает процедуру взаимодействия устройства управления памятью с оперативной памятью. Сигналы запросов от к каналов ввода-вывода (где К - целое число) поступают по входу 28 (фиг.О в блоки 1 и 2, причем в блок 1 приоритетов по входу 28.1 поступают собственно запросы, а в блок 2 по входам 28.2 запросная информация, в состав которой входят следующие сигналы: двойное слово данных (64 информационных разряда) при операции записи, адрес обращения в память, маркеры при операции записи неполного слова, код операции (чтение или запись), ключ защиты памяти. Сигналы запросов, поступающие по входу 28.1 в блок 1, записываются на регистр 69 (фиг,2) в случае, если есть разрешение приоритета, поступающее с вьпсода 41 (фиг. 1) блока 12. Наиболее приоритетными запросами считаются запросы, записанные в старшие разряды регистра 69 (приоритетность запросов можно менять внешней коммутацией). Шифратор 70 (фиг.2) с приоритетом выявляет первый наиболее приоритетньй запрос (т.е. определяет первую единицу в старших разрядах регистра) и присваивает ему 2 - разрядный номер (I log.K, где К - число запросчиков J, соответствующий номеру канала, который по выходу 43 поступает в блок 3 регистров управляющих слов. Дешифратор 71 (фиг,2) дешифрует номер канала и присваивает предварительньй приоритет, этому каналу, который говорит о том, что запрос от канала с некоторым номером принят на обслуживание. входной информации и уггравляющнх слов (адреса, ключей защиты памяти, маркеров и кода операции) в селекторе 2. Информация из селектора 2 поступает по входу 44 в блок 25 регистров входной информации. Управляющее слов по входу 48 поступает в блок 3 регистров управляющих слов. Для обеспечения максимального быстродействия приема запросов от каналов ввода-вывода в блоках 25 и 3 предусмотрены группы регистров, каждый из которых может принимать информацию в том слу чае, если он свободен. При этом в следующем машинном такте может быть произведен прием информации и управляющего слова от следующего.запроса на другой свободный регистр. Расчеты показывают, что при реальной временной диаграмме работы с каналами вводавывода достаточно двух регистров информации и управляющих слов. Блок 4 регистров управления вырабатывает сигналы управления приемом, которые с вьпсода 46 поступают в блок 25 и разрешают прием информации на один из свободных регистров 90 (фиг.4 . Блок 4 по сигналу предварительного приоритета, поступающему с выхода 42 на элемент ИЛИ 101 (фиг.7) переводит сдвигающий регистр 102 в состояние сдвига комбинации 100,.,.,О вправо. Разрядность сдвигающего регистра рав на h , где h- целое число, равное числу регистров 90 приема, В первоначальный момент, когда свободны все регистры, разрешается прием на первый левый регистр 90. Разрешение приема в этом случае представляет собой логическое произведение старшего разряда сдвигающего регистра 102 на функцию ИЛИ от сиг-. налов предварительного приоритета, Если заняты i левых регистров (i - . целое число, меньшее п) информации, соответствующих предьщущим запросам, то производится прием информации на (i + 1)-й незанятый регистр. Таким образом, блок 4 позволяет принять на обслуживание и запросов последовательно такт за тактом. При переходе логической 1 в сдвигающем регистре 102 в самый младший разряд и при наличии сигнала предварительного приоритета на выходе 42 регистр 102 пере ходит в состояние записи логической 1 в старший разряд и логических ну лей в остальные. Таким образом, по сигналам управления, поступающим с вьгхода 46, в блоке 25 происходит прием записываемой информации. По тем же сигналам управления 46 в блоке 3 регистров управляющих слов производится прием управляющего слова, поступающего по входу 48, на один из регистров 92 (фиг.5), и номера канала, поступающего с выхода 43 из блока 1 приоритетов, на один из регистров 91. Блок 12 фиксации занятости входных регистров отслеживает заполнение регистров и вьщает в блок-1 разрешение приоритета по выходу 41, если не все входные регистры заняты. Разрешение вырабатывается следующим образом. По сигналам предварительного приоритета, поступающим с выхода 42, сдвигающий регистр 73 (фиг.З) начинает сдвигать комбинацию 100,.,,,О вправо, при этом триггер 77 (фиг,3) занятости устанавливается в единицу, если в данном такте был присвоен предварительный приоритет. Как только все триггеры 77 установятся в единичное состояние, перестает вырабатываться сигнал разрешения приоритета на выходе 41, Для осуществления сброса триггеров 77 служит сдвигающий регистр 83, которьй запускается по сигналу приоритета от УБП, поступающему-по входу 29, и сдвигает комбинацию 100,.,,,О вправо. Сигнал управления запросов на выходе 50 вырабатьгоается аналогично разрешению приоритета 41, Разрядность регистров 73 и 83 равна h , По сигналам предварительного приоритета, поступающим в блок 13 формирования-запроса с УБП с выхода 42 при наличии разрешения, поступающего из блока 26 в блок 13, на выходе 66 вырабатьгоается собственно сигнал запроса в устройство.управления буферной памятью (УБП), Если разрешения 66 нет, то триггер 94 (фиг,6) запроса в УБП вырабатывает запрос по сигналам предварительного приоритета позже, когда разрешение 66 появится. Сигнал запроса в УБП снимается, если в УБП зтому запросу был присвоен приоритет и если этот запрос был один. Сигнал о наличии одного обслуживающего запроса поступает в блок 13 с выхода 50 из блока 12, В последнем этот сигнал вырабатывает узел 88 (фиг.З) и п -входовой элемент ИЛИ 89, которые и выявляют факт наличия толь-

ко одного запроса (при этом взведен только один триггер 77 занятости).

Работу узла 88 можно описать следующим уравнением: пусть п - целое исло, равное числу входов х. , а j ,- i-й выход, тогда

у. X. (х VX VVX. VX. VX ),

( i4 2 1-1 -Hh

После присвоения приоритета блок 4 вырабатьтает сигналы управления селектором 8 запросной информации, ко- 10

торые вьщаются по выходу 47.

При этом по сигналу приоритета начинается сдвиг вправо комбин ации 100,,.,,О в сдвигающем регистре 106 (фиг,7). Разрядность регистра равна 15 (л. Конкретный разряд регистра J 06 разрещает выдачу информации и адреса, поступающим по входам 45 из входных регистров информации и управляющих слов в селектор 8, В состав информа- 20 ции, поступающей.в СБП из селектора 8 по выходу 30,3, входят также маркеры, код операции, ключи защиты памяти и номер канала, т.е, все запросное слово, поступающее из блоков 3 и 25. 5

Приняв запрос от .канала вводавывода на обслуживание, устройство управления буферной памятью анализирует адрес обращения.

При этом наиболее частой являет,ся ситуация, когда данный адрес находится в матрице адресов СБП, т,е, операция будет выполняться на уровне буферной памяти, что требует двух машинных тактов, т.е, операция вьтол-35 няется быстро, В этом случае, после того, как уже на уровне СБП закончено обслуживание запроса от канала ввода-вьтода, устройство управления буферной памятью вьщает сигнал отве- 0 та в канал в блок 26 по входу 31 и передает выходную информацию на регистры 22 информации, причем по входам 37.4 поступают данные, а по входам 37,3 - информация об ошибках и 45 номер канала. Наличие двух регистров 22 информации объясняется тем, что необходимо максимально ускорить процесс обслуживания запросов от каналов ввода-вывода. При этом, если один из 50 регистров уже занят, информация от следующего запроса записьшается на другой регистр 22, а УБП может обслуживать другие запросы. Расчет показывает, что при осуществлении ско- 55 рости работы достаточно двух таких регистров. Занятость регистров отслеживается в блоке 26 триггеров разрешения. При этом сигнал ответа в канал, поступая в блок 26, записьшается на первый триггер 177, если он свободен. Управление записью на триггер 177 (фиг,16) осуществляется выходами элементов И 175, НЕ 179 и ШШ 176. Выработанный на выходе элемента И 175 сигнал 68.1 управления приемом раз- рещает запись информации на первьй регистр 22 информации. Если первый регистр 22 уже занят и соответствующий ему первый триггер 77 в единице, то производится запись на второй регистр 22„ информации под управлением сигнала на выходе 68.2 управления приемом, выработка которого аналогично происходит на втором триггере 177 и элементах И 178., ИЛИ 176, НЕ 179, Если хотя бы один из регистров 22 свободен, т,е. один из триггеров 177 в состоянии логического О, то вырабатывается сигнал разрешения, который по выходу 66 поступает в блоки 13 и 6.

Информация с регистров 22 (фиг.1) поступает на селектор 23, который сигналами приоритета, поступающими с выходов 67.Г и 67,2, открьгоает одно из двух своих направлений.

Сигналы приоритета вырабатываются следующим образом; если есть информация только на одном регистре 22, то соответств ующий ему триггер 184 (фиг.16) приоритета срабатьюает от выхода соответствующего элемента И 182. Если же есть информация на обоих регистрах 22, то приоритет на вьщачу информации присваивается в соответствии со значением триггера 185 динамического приоритета, который может быть в двух состояниях: единичное означает, что в следующем такте необходимо .присвоить ; приоритет второму регистру 22i;нулевое означает, что в следующем такте необходимо присвоить приоритет первому регистру 22, , 06но.вление состояния триггера 185 происходит всякий раз после того, как первый триггер 184 изменяет свое состояние, В этом случае триггер 184 взводится от срабатьтания элементовИ 181, Сигналы приоритета по выходам 67,1 и 67.2 поступают в селектор 23 выходной информации.

Выходная информация с выхода селектора 23 (фкг. I) поступает на регистр 24 выходной информации и по выходу 32 передается в канал ввода-выода с сигналом сопровождения, соответствующего конкретному номеру канала, который вырабатывается на дешифраторе 27 номера канала под управлением сигнала на выходе 67.3, j означающего, Что одному из регистров присвоен приоритет и идет выдача инормации. На вход дешифратора 27 при этом поступает собственно- номер канала из селектора 23. На этом проце- 10 цедура обслуживания запроса канала ввода-вывода заканчивается,

Однако, могут быть ситуации, когда адрес обращения от канала вводавывода может быть таков, что потре- 15 буется обращение в оперативную память. Поэтому УБЛ в момент анализа адреса выдает сигнал приказа в предлагаемом устройстве для того, чтобы активизировать его работу в случае 20 необходимости обработки запроса на уровне ОП.

Независимо от того, будет ли найен адрес обращения от канала в матрице адресов СБП, по сигналу прика- 25 за, поступающему в блок 15 фиксации занятости регистров адреса и управляющих слов по входу 34, вырабатываются сигналы управления приемом адреса в блок 5 регистров адреса ив 30 блок 14 регистров приема управляющих слов из УБП. Блок 5 (фиг.9) состоит из группы регистров 116 адреса (при реальной временной диаграмме работы устройства достаточно двух таких ре- jj гистров). Наличие группы регистров адреса позволяет максимально ускорить обслуживание последовательных запросов от каналов ввода-вьгеода в оперативной памяти. Аналогично, и 40 блок 14 состоит из группы регистров 118 (фиг.18) для приема управляющих слов, В начальный после общего сброса момент регистры 115 (фиг,8), фиксирующие свободность регистров адре- 45 са, находятся в состоянии единицы и по сигналу приказа, поступающему из УБП по входу 34 в блок 15, на регистрах i11 вырабатывается сигнал приема на крайне левые регистры 116 50 и 118 (фиг.9 и 10), В случае, если несколько регистров 116 и 118 уже заняты, это отслеживается на соответствующих регистрах 115, и на регистрах 111 (фиг.8) вырабатывается - 55 соответствующий сигнал управления приемом адреса на первые левые свободные регистры П6 и 118.

В том случае, если адрес обращения не обнаружен в матрице адресов СБП, в блок 15 по входу 37,1 приходит сигнал управления из УБП, который сигнализирует о том, что данный запрос должен быть обслужен на уровне ОП, При этом в блоке 15 на регистрах 113 (фиг.8) на основании работы элементов И 112 взводятся сигналы, называемые битами действительности запросов, которые означают, что адрес и управляющее слово, приняты на соответствующие этому биту регистры, действительны и должны быть обслужены.

Под управляющим словом, принимаемым из блок 14 на входе 37,3, понимается следующая информация: код операции (чтение или запись), маркер (при операции записи неполного сло, ва) , номер канала, информация об ощибках, происшедших за время об луживания запроса. После того,как запрос принят на обслуживание и ему поставили в соответствии i-й бит действительности (i 1,...,п) в блоке 6 триггеров управляющих признаков на i-м регистре 129 (фиг.11) вырабатывается i-й запрос в адаптер памяти, который поступает на выход 39.2 устройства. Запрос на i-M регистре 129 сбрасывается после того, как в-блок 6 по входу 35 поступил сигнал приоритета i-му запросу из адаптера памяти, Крюме того, для соответствующего бита действительности i-ro запроса в блоке 6, элементах ИЛИ 125. вырабатывается i-й признак записи информации в память 7. Записываемая (или любая, в случае операции чтения) информация из УБП по входу 37.4 поступает на регистр 19 информации из СБП, Прием на регистр 19 происходит по сигналу приказа на входе 37 I.

Необходимость записи информации в память 7 (в так называемую локальную память) объясняется тем, что приоритет ОП i-му запросчику может быть присвоен не сразу в блоке адаптера памяти, а на обслуживание может быть уже принят другой запрос от канала ввода-вьшода, записываемая информация от которого поступает сначала в регистр 19 информации из СБП, а затем в память 7, Принцип промежуточной буферизации данных позволяет обеспечить обслуживание нескольких запросов одновременно. Адрес, по которому к память 7 заiincbiFiaercH принятая из УБП информатцш, формируется в формирователе 10 адреса. Каждому регистру адреса и управляющих слов в блоке 7 ставится в соответствие соответствуюп;ая зона памяти, в которую можно записать бло информации (4 двойных; слова). Номер двойного слова в блоке определяется значениями 27 и 28 разрядов адреса данного запроса, хранящегося на соот ветствующем регистре адреса. Номер зоны первоначально вырабатывается в .блоке 17 на селекторе 150 и равен признакам записи в локальную память поступающим в блок 17 с выхода 56 блока 6. В формирователе 10 адреса на элементах 166 (фиг.15) и вырабатьгоается управление селектором 164 адреса локальной памяти, i-e направление в селекторе открьтается в том случае, если нет управляющего сигнала от сдвигающего регистра 141(фиг,1 в блоке 17, поступающего в формирова тель 10 с выхода 58.3, но есть один из признаков записи на выходе 56. При этом значения 27-го и 28-го разрядов адреса с i-ro регистра 116 адреса в блоке 5 поступают на селектор 164 блока 10 по выходу 60. Номер зоны поступает на селектор 164 с входа 58,5 блока 17. При этом в блоке 6 триггеров управляющих признаков на элементах И 126 (фиг. 11) в момент возникновения i-ro бита действительности, поступаю щего по выходам 52, возникает единич ный сигнал, который, проходя через элемент ИЛИ 127 (фиг.11), на выходе 57 формирует сигнал управления адресом. На этой стадии обслуживания запроса регистр 149 (фиг.12) в блоке не работает, его нулевое состояние с входа 58,4 поступает в блок 6 на эле мент НЕ 120 (фиг.11), выход которого поступает на входы элементов И 126, тем самым подтверждая наличие на входах элементов И 126 i-го бита дей ствительности, В формирователе 10 адреса сигнал управления адресом по входу 57 поступает на селектор 169 (фиг.15), управление которым осуществляется с помощью непрерьшного син хросигнала, который в течение полови ны машинного такта равен единице, а в течение другой половины равен нулю В положительный полутакт селектор пропускает сигнал управления адресом 8 Выход селектора 69 поступает на восемь элементов 171 И, где умножается на другой синхросигнал длительностью 1/8 машинного такта, формируя короткий сигнал, называемый строб записи. Строб записи вырабатывается на выходе 64 формирователя 10 (фиг.1) и поступает в блок 7 памяти данных, сигнализируя о том, что по адресу, поступающему по выходу 63, необходимо записать информацию, проходящую через селектор 21. Поскольку память 7 данных записывает информацию; принятую как из СБП, так и из СП, селектор 21 необходим. Последний управляется также непрерьшным синхросигналом, который первую половину такта положительной полярности, -а вторую отрицательной, тем самым обеспечивая запись в память 7 как информации СБП (положительный полутакт), так и из СП (отрицательный полутакт), После того, как i-му запросу от канала ввода-вывода присвоен приоритет адаптера памяти на обслуживание в СП, из блока 5 регистров адреса адрес i-ro регистра по выходу 39,1 поступает в адаптер памяти. При этом селектор 117 в блоке 5 под управлением сигналов приоритета АП, поступающим по входу 35, пропускает адрес только того регистра 116 (фиг.9), который соответствует запросу с приоритетом. Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью многопроцессорной вычислительной машины выполняет на уровне ОП только одну стандартную операцию - чтение блока, независимо от кода операции. На выполнение операции чтение блока в ОП требует в среднем 12 машинных тактов. После окончания операции чтения адаптер памяти передает в предлагаемое устройство последовательно четыре двойных слова, т,е, блок информации по входу 40, Каждое слово данных снабжено сопровождающей информацией, поступающей по входу 38 также из адаптера памяти, Под сопровождающей информацией здесь понимается следующая информация: сигнал сопровождения, номер регистра (т.е. запросчика), на котором записан адрес, по которому производилось обращение в память, информация об ошибках, имеющих место при обработке запроса в адаптере памяти и ОП к 15 12 таким ошибкам можмо отнести, например, корректируемую и некорректируемую О1 1ибки хранения в ОИ, а татсже различные ошибки управления). Под номером регистра в общем случае можно понимать не только собственно номер регистра, но и условный номер устройства , Это необходимо,поrn.r4C J V l Cl: - l-tJari -l Ji VV xvj/i,m-i xjjiv скольку адаптер памяти ЛП может выдапат7, считанную из ОП информацию ив другие устройства (например,приобработке запросов от процессоров команд) .При ,..... ..,,...,.„„.,„.,-.,.„„этом сопровождающая информация должна точно идентифицировать запрос. С учетом сказанного, такой обобщенный номер, содержащий как номер устройства, так и номер конкретного регистра, по адресу которого было обращение, можно задать извне с помощью пульта управления. Номер регистра в составе сопровождаю дей информации из АП, поступая на вход 38 номера регистра в блок -17, сравнивается на схемах 135 (фиг.12) сравнения с номером регистра, поступающего в блок 17 по входу 36 из пульта управления. Сигнал на выходе элемента И 136 говорит о том. что в данный момент пришла информация, считанная из ОП по адресу, соответствующему регистру 116 (фиг.9) в блоке 5. При этом результат сравнения на входах элемента 136 (фиг.12) действителен только в случае, если на другой вход тех же элементов пришел 35 сигнал сопровождения по входу 38 из АП. Сигналы с выходов элементов И 136 поступают на входы элемента ИЛИ 137 и, если сравнение имело место, переводят регистр 141 (разрядность кото- 0 рого равна четырем) в состояние сдвига комбинации 1000 вправо. Регистр 141 вьтолняет функции управления записью в память 7 данных, считанных из ОП. При этом регистр 141 работает тыре такта, что обеспечивается работой элементов ИЛИ 142, НЕ 143 и И 140. В первый такт работы регистра 141 на элементе И 139 .вырабатьюается сигнал управления запросом в УБП, ко-50 торый с выхода 58.2 поступает в блок 6 триггера управляющих признаков на входы элементов 130 И, на вторые входы этих же элементов приходят сигналы сравнения номера регистра. При этом, если обслуживается запрос, то один из регистров 134 зафиксирует единицу, которая будет означать, что 55 запрос уже обслужен в оперативной памяти, и необходимо обращение в СБП. Принимаемая из АП сопровождающая информация по входу 38 поступает в блок I1 приема сопровождающей информации через селектор 154 (фиг,13), управляемый сигналами сравнения номера регистра, поступающими с выхода 59 из блока 17, на регистр 155. Принимаемая из ОП считанная информация (4 двойных слова последовательно) через селектор 18 информации, который управляется также сигналами сравне Я номера регистра, поступающими с вькода 59 из блока 17, записывается на регистр 20 информации из ОП. Запись на регистр 20 производится при наличии единицы на выходе элемента ИЛИ 138 (фиг.12) в блоке 17. Селектор21 записываемой информации в тот момент, когда управляющий им синхросигнал находится отрицательном полутакте, пропускает информацию на вход памяти 7 данных. В формирователе 10 адреса к этому моменту должен быть сформирован адрес записи. Адрес формируется следующим образом: на селектор 159 (фиг.15) формирователя 10 с выхода 60 поступают значения 27 и 28 разрядов адреса с регистров 116 (фиг.9) блока 5. При этом пропускается только тот адрес, для которого выработался сигнал сравнения номера регистра, проступающий с выхода 58.1, с выходов элементов И 136 в блоке I7. Номер зоны в памяти 7 данных определяется также сигналом сравнения номера регистра. Поскольку из ОП считан блок данных .(4 двойных слова , то необходимо выработать адрес для всех четьфех слов (номер зоны при этом -остается неизменным). Для этого с селектора 159 (фиг;15) значения 27-го и 28-го разрядов адреса поступают на вход четырехразрядного счетчика 163, который и вырабатывает адрес четырех слов блока. Полученный адрес поступает на вход селектора 167 (фиг.15), который в отрицательный полутакт синхросигнала, поступающего по.входу 36 на селектор 167, выдает этот адрес по выходу 63 в память 7 данных. Поскольку в случае взаимодействия с ОП выполняется только операция чтения блока, а возникает необходимость выполнения записи и записи неполного слова, то данные для записи (которая н данном случае производится только в (Л5П)подготавливаются в памяти 7 данных. При этом буферизация -считанных из СП данных при операции чтения происходит полностью, а именно в формирователе 10 адреса на селекторе 173 вырабатываются сигналы записи для всех байтов, так как с выхода 54 приходит логический О, сигнализирующий о том, что выполняется операция чтения выход элемента НЕ 174 при этом управляет работой селектора, который пропускает сигналы, поступающие по входу 58.3 из блока 17 со сдвигающего регистра 141 (фиг.12), В формирователе 10 селектор 169 (фиг.15) пропускает полученные сигналы записи в отрицательный полутакт управляющего синхросигнала, поступающего по входу 36. На восьми элементах И 171 вырабатываются восемь стробов записи для каждого байта каждого двоичного слова. В случае выполнения операции запи си (полного или неполного слова) стробы записи вырабатываются в соответствии с маркерами. При этом марке ры из блока 14 регистров приема управляющих слов с выхода 55 поступают в формирователь 10 адреса на селекторе 168 маркеров, который работает под управлением сигналов сравнения номера регистра, поступающим на селектор 168 маркеров по входу 58.1, Поскольку на входе 54 логическая 1, т.е. идет операция записи, то в момент з.аписи первого слова (который определяется первым тактом сдвигателя 141 в блоке 17, сигнал о записи первого слова блока поступает по вхо

ду 58,3) селектор 173 пропускает инверсные значения маркеров, которые, пройдя через селектор 169 в отрицательный полутакт, служат для выработки стробов записи на элементах И 171 только тех байтов, маркеры которых равны нулю. Для трех оставшихся слов блока вырабатываются стробы записи . для всех байтов аналогично операции чтения. Таким образом, при операции записи неполного слова в памяти 7 данных записано слово, состоящее из байтов, считанных из ОП и байтов, принятых из СБП,

Одновременно с приемом и записью считанной из ОП информации в блоке 6 триггеров управляющих признаков на регистрах 134 вырабатываются призна2

149, поступающий в блок 6 с выхода 58.4, сбрасьтает регистры 134(фиг. 11) в нулевое состояние. За четыре машинных такта работы регистра 149 (фиг.12) производится считьшание из памяти 7 данных четырех двойных слов, адрес которых вырабатьшается в формирователе 10 следующим образом: поскольку признак запроса в УБП соответствует номеру регистра, адрес на котором соответствует обслуживаемому в данным момент запросу, то один из них, поступая по выходу 56 в формирователь 10, открьшает селектор 158 и пропускает через него значения 27 и 28 разрядов адреса с того регистра 116 (фиг,9), которьй соответствует признаку запроса в УБП, Адрес перво818ки запроса в УБП, При этом каждый из регистров 134 переходит в единичное состояние, если вырабатьгоается сигнал сравнения номера регистра, поступающий с выхода 58.1, и если есть сигнал управления запросов в УБП, поступающий с выхода 58.2 из блока 1 7 . Первый из возникших признаков запроса в УБП (т.е. самый левый регистр J34, находящийся в единичном состоянии) , пройдя в блоке 17 через элементы 144 - 148 (фиг.12), переводит регистр 149 в состояние записи комбинации 1000 в случае, если на входе 34 нет сигнала приоритета СБП. При этом первьй такт регистра 149 по выходу 58.4 в блоке 6, пройдя через элемент И 124 (фиг,II), вырабатьгаает сигнал запроса в УБП в том случае, если на выходе 66 есть сигнал разрешения и нет приоритета УБП на входе 34. По запросу в УБП, поступающему в устройство управления буферной памятью по выходу 30.2, УБП присваивает предлагаемому устройству приоритет, который, поступая по входу 34, в блоке 17 переводит регистр 149 (фиг.12 в состояние сдвига комбинации 1000 вправо, При этом сигнал запроса в УБП в блоке 6 снимается при наличии сигнала приоритета УБП на входе 34, Во время работы регистра 149 открывается селектор 150, который пропускает признаки запроса в УБП, Выходы 58.5 селектора сигнализируют о том, что в данный момент ведется работа ycтpoйcfвa с УБП, а-именно необходимо передать в УБП данные и запросное слово. Второй такт работы регистра го диойнотС слова поступает па счетчик 160 (фнг.15), где последовательно вырабатывается адрес всех четырех слов блока данных. Номер зоны в локальной памяти определяется сигналами на выходе 58.5, которые соответствуют признакам работы с УБП. При этом под управлением сдвигающего регистра 49 на четыре такта открывается селектор 162 и пропускает адрес двойного слова на селектор 167, который в положительный такт синхросиг нала, поступающего по входу 36, выдает адрес в память 7 по вькоду 63. Считанная из памяти 7 информация последовательно по словам записьтается на регистр 9 считанной информации под управлением регистра 149, сигналы от которого поступают из блока 17 по выходу 58,4, Каждому слову данных ставится в соответствие запросное слово, вырабатываемое в блоке 16, По сигналам, соответствующим при знаку запроса в УБП и поступающим в блок по выходу 58,5, на один из регистров 156 (фиг.14) записьшается ин формация об ошибках, поступающая по выходу 61 из блока 11. Кроме того, по выходу 55 в блок 16 поступает информация об ошибках (корректируемой или некорректируемой и др,) , Селектор 157 под управлением регистра 149 сигналы от которого поступают по выходу 58,4, пропускает информацию об ошибках (запросное слово), соответст вующих каждому двойному слову, на вы ход 62. Селектор 8 запросной информации вьщает по выходу 30,3 информащ1ю в СБП, При этом он, в случае логического О на выходе 47, начинает про пускать считанную из памяти 7 данных информацию, поступающую по входу 65, запросную информацию, поступающую по выходу 62, а также адрес, поступающи из блока 5 по выходу 53, Адрес обращения в СБП вьфабатьшается в блоке 5 на селекторе 117 под управлением при знаков запроса в УБП, поступающим в блок 5 по выходу 58,5, Таким образом в СБП вьщается запросное слово, аналогичное тому, которое вьщается в СБП в случае, если данные находятся в буферной памяти, В дальнейшем, после того как запрос будет обслужен на уровне СБП, устройство управления буферной памятью вьщает сигнал ответа в накал в блок 26 по входу 31, и процедура выдачи информации в канал производится аналогично. На этом обслуживание запроса канала ввода-вывода полностью завершается. Формула изобретения 1, Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью, содержащее блок приоритетов, селектор входной информации и управляющих слов, блок регистров адреса, блок фиксации занятости входных регистров, блок регистров управляющих слов, блок триггеров управляющих признаков, блок приема сопровождающей информации, блок регистров управления, селектор запросной информации, формирователь адреса, местную память данных и регистр считанной информации, причем вход запросов блока приоритетов и ин- формационные входы селектора входной информации и управляющих слов соединены с выходами запросов и данных каналов ввода-вьшода, разрешающий вход блока приоритетов соединен с выходом разрешения блока фиксации занятости входных регистров, выход предварительного приоритета блока приоритетов - с первым информационным входом блока регистров управления и с управляющим входом селектора входной информации и управляющих слов, выход разрядов адреса которого подключен к первому информационному входу блока регистров управляющих слов, управляющий вход которого соединен с,первым выходом управления блока регистров управления, выход блока регистров управляющих слов соединен с первым информационным входом селектора запросной информации, выход которого соединен с информационным входом устройства управления оперативной памятью СОП), вход управления вьщачей адреса ОП блока регистров адреса подключен к информационному входу блока триггеров управляющих признаков и к первому выходу приоритета устройства управления ОП, выход адреса местной памяти блока регистров адреса - к информационноУ у входу формирователя адреса, а выход адреса СП блока регистров адреса и выход запроса блока триггеров управляющих признаков соединены с входом aAptca устройстяа управления ОП, вы- хч)л, упранления адресом блока триггеров упраиляющих признаков соединен с первым входом признаков формирователя адреса, выход адреса и выход строба записи которого подключены соответственно к адресному входу и входу записи местной памяти данных, выход которой соединен с информационным входом регистра считанной информации информационный вход блока приема сопровождающей информации соединен с выходом сопровождающей информации устройства управления ОП, второй информационный вход блока регистров управления соединен с вторым выходом приоритета устройства управления ОП, отличающееся тем, что, с целью повьшшния быстродействия обработки запросов каналов ввода-вьтода, оно содержит блок фиксации занятости регистров адреса и управляющих слов, блок регистров приема управляющих слов, блок регистров входной информации, блок управления обслуживанием запросов, блок формирования зап росов, селектор информации, первый, второй, третий и четвертый регистры информации, блок выдачи запросных слов, блок триггеров разрешения, се лектор записьгоаемой информации, селектор выходной информации, регистр выходной информации и дешифратор номера канала, при этом информационные входь блока фиксации занятости регистров адреса и управляющих слов, бло ка регистров приема управляющих слов первого регистра информации, блока регистров адреса и второго и третьего регистров информации соединены с первым выходом информации устройства управления ОП, разрешающий вход блока фиксации занятости регистров адреса и управляющих слов соединен с первым входом блока управления обслу живанием запросов, с первым входом разрешения блока триггеров управляющих признаков- и с третьим выходом приоритета устройства управления ОП, выход управления приемом адреса и вы ход запроса блока фиксации занятости регистров адреса и управляющих слов с входами записи блока регистров адреса и блока регистров приема управляющих слов и с вторым входом разрешения блока триггеров управляющих признаков соответственно, информаци™ онный вход которого подключен к выхо ду кода операции блока регистроп приема управляющих слов и к первому входу режима формирователя адреса, третий вход разрешения блока триггеров управляющих признаков - к выходу разрешения блока триггеров разрешения, к первому входу разрешения блока формирования запросов, стробирующий вход блока триггеров управляющих признаков - к выходу управления чтением и записью блока управления обслуживанием запросов и к разрешающему входу блока вьщачи запросных слов, второму входу режима формирователя адреса, входу разрешения выдачи адреса буферной памяти блока регистров адреса и управляющему входу регистра считанной информации, выход управляющих признаков блока триггеров управляющих признаков - к второму входу блока управления обслуживанием запросов, третий вход которого подключен к выходу сопровождающей информации устройства управления ОП, четвертый вход блока управления обслуживанием. запросов соединен с синхровходом формирователя адреса, с управляющим входом селектора записываемой информации и с выходом синхронизации устройства управления ОП, выход сравнения блока управления обслуживанием запросов - с разрешающими входами блока приема сопровождающей информации, четвертого регистра информации и селектора информации, информационный вход которого соединен с вторым выходом информации устройства управления ОП, выход селектора информации подключен к информационному входу четвертого .регистра информации, выход которого соединен с первым информационным входом селектора записываемой информации, выход которого подключен к информационному входу местной памяти . данных, второй информационный вход селектора записьшаемой информации к выходу первого регистра информации, разрешающий вход которого подключен к соответствующему разряду первого выхода информации устройства управления ОП, выход блока приема сопровождающей информации соединен с первым информационным входом блока выдачи запросных слов, второй информационный вход которого подключен к выходу управляющего слова блока регистров приема управляющих слов и к маркерному входу формирователя адреса, выход блока выдачи запросных слов - к второму информационному входу селектора запросной информации, третий информационный вход которого соединен с выходом регистра считанной информации, адресный вход селектора запросной информации - с выходом адреса блока регистров адреса, управляющий вход селектора запросной информации - с вторым выходом блока регистров управления, четвертый информационный вход селектора запросной информации - с выходом блока регистров входной информации, разрешающий вход которого подключен к первому выходу блока регистров управления, информационный вход блока регистров входной информации - к выходу информации селектора входной информации и управляющих слов, выход номера канала блока приоритетов соединен с вторым информационным входом блока регистров управляющих слов, а эыход предварительного приоритета блока приоритетов - с входом запуска блока формирования запросов и с информационным входом блока фиксации занятости входных регистров, выход наличия одного запроса которого подключен к второму входу разрешения блока формирования запросов, вход приоритета блока формирования запросов и второй вход блока фиксации занятости входных регистров соединены

с вторым выходом приоритета устройл . ства управления ОП, а выход блока

формирования запросов и выход запроса блока триггеров управляющих признаков подключены к первому входу информации устройства управления ОП, вход блока триггеров разрешения подключен к выходу ответа устройства управления ОП, выход приоритета блока триггеров разрешения соединен с управляющими входами селектора выходной информации и дешифратора номера канала, а выход управления приемом блока триггеров разрешения - с управляющими входами второго и третьего регистров информации соответственно, выходы которых подключены соответственно к первому и второму информационным входам селектора выходной информации, выход которого соединен с информационными входами регистра выходной информации и дешифратора номера канала, выходы которых подключены соответственно к входу информации

и входу ответа каналов ввода-вывода.

2, Устройство поп,1,отлич а-, ю щ е е с я тем, что блок управления обслуживанием запросов содержит ( две группы схем сравнения, три группы элементов И, пять элементов ИЛИ, три элемента И, группу элементов НЕ, три элемента НЕ, два регистра сдвига и селектор, причем первые входы схем сравнения первой и второй групп объединены и являются третьим входом блока, вторые входы схем сравнения первой и -второй групп

объединены и являются четвертью входом блока, выходы схем сравнения первой и второй групп подключены соответственно к первым входам элементов И первой и второй групп, вторые входы

которых объединены и подключены к третьему входу блока, выходы элементов И первой группы через первый элемент ИЛИ подключены к первь1м входам первого и второго элементов И выходы элементов И второй группы подключены к входам второго элемента ИЛИ, выход которого и выходы элементов И второй группы образуют выход сравнения блока, вторые входы первого и

второго элементов И соединены с выходом первого элемента НЕ, вход которого подключен к выходу третьего элемента ИЛИ, входы которого подключены к разрядным выходам первого регистра

сдвига, информационный вход которого соединен с выходом второго элемента И, первый вход блока через второй элемент НЕ соединен с первым входом третьего элемента И, второй и третий

входы которого соединены соответственно с вторым входом блока и выходом последнего элемента НЕ группы, первый вход каждого элемента И третьей группы (кроме первого) через соответствующий элемент НЕ группы подключен к выходу предвдущего элемента И третьей группы, вторые входы элементов И третьей группы, первый вход четвертого элемента ИЛИ, группа информационных входов селектора и первый вход первого элемента И третьей группы через соответствующий элемент НЕ группы подключены к второму входу блока, группа входов и второй вход

четвертого элемента ИЛИ подключены соответственно к выходам элементов И третьей группы и выходу третьего элемента И, подключенному также к

первому управляющему входу селектора, выход четвертого элемента ИЛИ соединен с информационным входом второго регистра сдвига, разрядные выходы которого через пятый элемент ШШ подключены к второму управляющему входу селектора, третий управляющий вход которого через третий элемент НЕ соединен с выходом пятого элемента ИЛИ, выходы элементов И первой группы, выход первого элемента И, разрядные выходы первого и второго регистров сдвига, группа выходов селектора образуют выход управления чтением и записью блока,

L4 I к . ,( IT-J

КЕ и триггер, причем вход запуска блока через первый элемент ИЛИ соединен с информационным входом трих гера и nepBbfM входом первого элемента И, второй вход которого через элемент НЕ соединен с выходом -второго элемента И, подключенным к первому входу третьего элемента И и выходу первого запроса блока, второй и третий входы третьего элемента И являются соответственно вторым разрешающим входом и входом приоритета .блока, выход триггера соединен с п-ервым входом второго элемента И, второй вход которого является первым разрешающим входом блока, выходы первого и третьего элементов И соединены с входами второго элемента ИЛИ, вьйсод которого соединен с синхровходом триггера.

I I

П

-

г

Фиг 2

.

us.5