Делитель частоты следования импульсов с переменным дробным коэффициентом деления Советский патент 1991 года по МПК H03K23/68 H03K23/66 

ё

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, вычислительной и измерительной технике. Цель изобретения - повышение надежности функционирования достигается путем введения в делитель счетчика 8 импульсов, инвертора 9, элемента ИЛИ 10, элемента задержки 11 и образования новых функциональных связей. Кроме того, делитель содержит генератор 1 тактовых импульсов, счетчики 2, 4, 6 импульсов, элемент сравнения кодов 3, регистры 7, 13 памяти, шины 14, 15, 12 и 5 первую кодовую, вторую кодовую, управления и выходную соответственно. 2 ил.

О xj

О vj 00 00

Щиг1

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, вычислительной и измерительной технике.

Цель изобретения - повышение надежности функционирования.

На фиг.1 приведена электрическая структурная схема устройства; на фиг.2 - временные диаграммы, поясняющие его работу.

Устройство содержит генератор 1 тактовых импульсов, выход которого подключен к счетному входу первого счетчика 2 импульсов, информационные выходы которого подключены к первой группе информационных входов элемента 3 сравнения кодов, вторая группа информационных входов которого подключена к информационным выходам второго счетчика 4 импульсов, а выход - к выходной шине 5, третий счетчик 6 импульсов, информационные входы которого подключен к информационным выходам первого :гистра 7 памяти, четвертый счетчик 8 импульсов, инвертор 9, элемент ИЛИ 10, элемент 11 задержки, вход которого подключен к выходу элемента 3 сравнения кодов, а выход к счетному входу третьего счетчика б импульсов, выход переноса которого подключен к счетному входу второго счетчика 4 импульсов, причем, входы разрешения записи второго и третьего счетчиков 4 и 6 импульсов подключены к выходу элемента ИЛИ 10, первый вход которого подключен к шине 12 управления, а второй вход - к выходу переноса четвертого счетчика 8 импульсов, счетный вход которого подключен к выходу инвертора 11, вход которого подключен к выходу элемента 11 задержки и к входу сброса первого счетчика 2 импул1- сов, причем информационные входы второго счетчика 4 импульсов подключены к информационным выходам второго регистра 13 памяти, а информационные входы первого и второго регистров 7 и 13 памяти подключены соответственно к первой и второй кодовым шинам 14 и 15 установки кодов дробной и целой частей коэффициента деления.

Устройство работает следующим образом.

На кодовых шинах 14 и 15 устанавливается исходный код коэффициента деления. Коэффициент деления определяется за полный цикл деления счетчика 8 как

IfO

K K1 m

К1 - код, установленный на шине 15; К2 - код, установленный на шине 14; m - емкость счетчика 8.

Целая часть коэффициента деления К1 принимает значение от 1 до (2п-2), где п - разрядность счетчика 4, Разрядность счетчика 2 соответствует разрядности счетчика 4.

Разрядность дробной части коэффициента деления К2 задается требуемой точностью синтезируемой частоты и определяется разрядностью счетчика 6 и

счетчика 8.

Команда Пуск с шины 12 через элемент ИЛИ 10 поступает на управляющие входы счетчиков б и 4. По этой команде происходит запись исходного кода деления

в счетчики б и 4. Счетчик 2 считает частоту генератора 1 опорной частоты. При сравнении кода с выхода счетчика 2 с кодом, записанным в счетчик 4, элемент 3 сравнения кодов формирует импульс, который

поступает на выходную шину 15. Этот же импульс, пройдя через элемент задержки 11, поступает на счетный вход счетчика 6 и иерез инвертор 9 на счетный вход счетчика 8, т.е. прибавляется к дробной части

исходного кода деления и записывается в счетчик 8. Он же обнуляет счетчик 2 и цикл повторяется. Формирование выходных импульсов с периодом целой части исходного кода происходит до тех пор, пока не

заполнится счетчик 6 и не сформируется импульс переноса в счетчик 4. После чего произойдет изменение коэффициента деления и соответственно изменится период следования синтезируемой частоты. Генерация частоты с измененным периодом будет происходить до тех пор пока не заполнится счетчик 8 и не сформирует импульс восстановления исходного кода. По восстановленному коду синтезируется частота с исходным периодом следования импульсов.

При делении на целое число, коррекции коэффициента деления не происходит в результате восстановления исходного кода деления в счетчике 6 импульсов с выхода счетчика 8,

Формула изобретения Делитель частоты следования импуль0 сов с переменным дробным коэффициентом деления, содержащий генератор опорной частоты, выход которого подключен к счетному входу первого счетчика импульсов, информационные выходы которого

5 подкпючены к первой группе информационных входов элемента сравнения кодов, вторая группа информационных входов которого подключена к информационным входам второго счетчика импульсов, а выход - к выходной шине, третий счетчик импульсов, информационные входы которого подключены к информационным выходам первого регистра памяти, отличающийся тем, что, с целью повышения надежности функционирования, в него введены четвертый счетчик импульсов, инвертор, элемент ИЛИ, шина управления, элемент задержки, вход которого подключен к выходу элемента сравнения кодов, а выход счетному входу третьего счетчика импульсов, выход переноса которого подключен к счетному входу второго счетчика импульсов, причем входы разрешения записи второго и третьего счетчиков импульсов подключены к выходу элемента ИЛИ, первый вход которого подключен к шинеупраа1 I i 11 i i iti 111 I i i I i 11 i i i i i i i 11 i i i и i и i i . i 11 i i и п 11 и 11 MI i и и им и т 1.. 1 nnnrijri пп п пппппппппп n Q Sri пппппппппппппппп

J 7 I-I I-I Ч I-I I-II-I П . П 1-I П I-1П I- 01-I П I-I П П

п

0

ления, а второй вход - к выходу переноса четвертого счетчика импульсов, счетный вход которого подключен к выходу инвертора вход которого подключен к выходу элемента задержки и к входу сброса первого счетчика импульсов, введен также второй регистр памяти, причем информационные входы второго счетчика импульсов подключены к информационным выходам второго регистра памяти, а информационные входы первого и второго регистров памяти подключены соответственно к кодовой шине установки кода дробной части коэффициента деления и 5торой кодовой шине установки кода целой части коэффициента деления.

п

п

о