Устройство для согласования системных магистралей Советский патент 1991 года по МПК G06F13/36 

1

(21)4690105/24 (22)23.03,89 (46)30.08.91. Бюл. №32

(71)Киевское производственное объединение Электронмаш им, В.И. Ленина

(72)Ю.А. Сердюк и Н.А. Коваль (53)681.325(088.8)

(56)Устройство согласования УСО ОШ/2К СМ4502. 3. 059,022. ТО,

Авторское свидетельство СССР № 1340417, кл. G 06 F 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ СОГЛАСОВАНИЯ СИСТЕМНЫХ МАГИСТРАЛЕЙ

(57)Изобретение относится к вычислительной технике и предназначено для использования в составе вычислительных

комплексов с магистральным параллельным интерфейсом (МПИ) периферийных устройств, использующих интерфейс Общая шина (ОШ). Цель изобретения - расширение области применения за счет возможности сопряжения магистралей Общая шина и Магистральный параллельный интерфейс с управлением со стороны магистрального параллельного интерфейса. Устройство содержит два приемника адреса, два передатчика адреса, два приемника данных, два передатчика данных, блок отработки прерывания, блок управления режимом исполнителя, генератор, блок управления режимом прямого доступа, блок захвата магистрали. 20 ил

Изобретение относится к вычислительной технике и предназначено для использования в составе вычислительных комплексов с магистральным параллельным интерфейсом (МПИ) периферийных устройств, использующих интерфейс "Общая шина" (ОШ). Цель изобретения - расширение области применения за счет возможности сопряжения магистралей "Общая шина" и "Магистральный параллельный интерфейс" с управлением со стороны "Магистрального параллельного интерфейса". Устройство содержит два приемника адреса, два передатчика адреса, два приемника данных, два передатчика данных, блок отработки прерывания, блок управления режимом исполнителя, генератор, блок управления режимом прямого доступа, блок захвата магистрали. 20 ил.

Изобретение относится к вычислительной технике и предназначено для обеспечения использования в составе вычислительных комплексов с магистральным параллельным интерфейсом (МПИ) периферийных устройств, использующих интерфейс Общая шина (ОШ).

Целью изоретения является расширение области применения за счет возможности сопряжения магистралей Общая шина и Магистральный параллельный интерфейс с управлением со стороны магистрального параллельного интерфейса.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок управления режимом исполнителя (УРИ); на фиг. 3 - блок захвата магистрали; на фиг. 4 - блок управления режимом прямого доступа (УРПД); на фиг. 5 - блок отработки прерывания; на фиг.

6 - узел управления обменом блока управления режимом исполнителя; на фиг. 7 - формирователь временных интервалов и управляющих сигналов блока УРИ, на фиг. 8 - узел арбитража передачи управления; на фиг. 9 - триггер режима работы; на фиг. 10 - узел запуска блока УРПД; на фиг. 11 - цепочка триггеров формирователя временных интервалов и управляющих сигналов блока УРПД; на фиг. 12 - комбинационная схема формирователя временных интервалов и управляющих сигналов узла УРПД; на фиг. 13-узел кодировки запросов; на фиг. 14 - узел контроля обработки вектора прерывания; на фиг, 15 - временные диаграммы операции записи в режиме Задатчик на на фиг. 16-временные диаграммы операции чтения в режиме Задатчик на на фиг. 17 - временные

Os

2

Ј

CJ

диаграммы операции по захвату МПИ устройством на ОШ, на фиг 18 - временные диаграммы операции записи в режиме За- датчик на на фиг. 19 - временные диаграммы операции чтения в режиме За- датчик на на фиг. 20 - временные диаграммы операции отработки прерывания.

Устройство содержит следующие функциональные узлы для связи магистрального параллельного интерфейса (МПИ) 1 и интерфейса ОШ 2 (фиг. 1): регистровые приемник 3 и передатчик 4 адреса МПИ, передатчик 5 и приемник 6 адреса ОШ, регистровые приемник 7 и передатчик 8 данных МПИ, передатчик 9 и приемник 10 данных ОШ, блок 11 управления режимом исполнителя, блок 12 захвата МПИ, блок 13 управления режимом прямого доступа, блок 14 отработки прерывания, генератор 15 синхроимпульсов, связи 16-53 внутри устройства

Приемники 3 и передатчики 4 адреса МПИ, а также приемники 7 и передатчики 8 данных МПИ с целью экономии оборудования могут быть выполнены на регистровых приемопередатчиках (например, микросхема К1804ВА2), а приемники 6 и передатчики 5 адреса ОШ, а также приемники 10 и передатчики 9 данных ОШ могут быть выполнены на магистральных приемопередатчиках (например, микросхема К559ИПЗ).

Блок 11 управления режимом исполнителя содержит (фиг. 2); узел 54 управления обменом, элемент 55 развязки, формирователь 56 временных интервалов и управляющих сигналов, который состоит из цепочки 57 триггеров и комбинационной схемы 58, и элемент 59 развязки.

Узел 54 управления обменом блока 11 при помощи группы связей 28 подключен по входу к линиям МПИ Выбор устройства (ВУ), Запись - байт (ПЗП), Синхрони- зация обмена (ОБМ), Чтение данных (ДЧТ) и Запись данных (ДЗП), а при помощи группы связей 30 подключен по входу к линиям ОШ Синхронизация исполнителя (СХИ), Занято (ЗАН) и Подтверждение выборки (ПВБ).

Выход элемента 55 развязки является выходом блока 11 для подключения к линии МПИ Ответ устройства (ОТВ).

Группа связей 31 блока 11 обеспечивает подключение к линиям ОШ ЗАН, Синхронизация задатчика (СХЗ) и Управление (УО, У1).

Позициями 60 -62 указаны связи внутри блока.

Блок 12 захвата МПИ содержит (фиг. 3) узел 63 арбитража передачи управления,

элемент 64 развязки, триггер 65 режима элемент 66 развязки, внутреннюю связь 67. При помощи группы связей 35 блок 12 подключен по входу к линиям МПИ ОТВ, ОБМ, Разрешение на захват магистрали (РЗМ), Установка (УСТ), Авария сетевого питания (АСП) и Авария источника питания (АИП), причем сигналы ОТВ, ОБМ, РЗМ и УСТ с линий 35.1-35.4 0 поступают на вход узла 63 арбитража, а сигналы УСТ, АСП и АИП через связи 35.4-35.6 поступают на вход элемента 66 развязки.

При помощи группы связей 36 блок 12 5 подключен, по выходу к линиям МПИ Запрос магистрали (ЗМ), Подтверждение запроса (ПЗ) и РЗМ.

Группа связей 37 обеспечивает подключение блока 12 к линиям ОШ Запрос пря- 0 мого доступа (ЗПД), ПВБ и ЗАН.

Блок 12 соединен группой связей 38 с линиями ОШ Разрешение прямого доступа (РПД), Подготовка (ПОДГ), Авария сети питания (АСП), Авария источника 5 питания (АИП).

блок 13 управления режимом прямого доступа содержит (фиг. 4): узел 68 запуска, формирователь 69 временных интервалов и управляющих сигналов, который состоит из 0 цепочки 70 триггеров и комбинационной схемы 71, а также элемента 72 развязки. Позициями 73-80 отмечены внутренние связи блока.

Блок 14 отработки прерываний содер- 5 жит (фиг. 5): узел 81 кодировки запросов передачи ОШ в запросы прерывания МПИ, узел 82 арбитража приоритета прерывания, схему 83 контроля обработки вектора прерывания и элементы 84 и 85 развязки. Пози- 0 циями 86-87 отмечены внутренние связи блока.

Первой группой входов блока 14 для подключения к линиям МПИ Запрос на прерывание (ЗПР4 - ЗПР7), Разрешение 5 прерывания - приемник (ПРРП) и ДЧТ является группа связей 48.

Группа связей 50 обеспечивает подключение блока 14 к линиям ОШ Запрос передачи (ЗП4 - ЗП7), ПВБ и Преры- 0 вание(ПРЕР).

Выход узла 82 арбитража подключен связью 49.6 к линии Разрешение прерывания - источник (ПРРИ), а связями 51.1- 51.4 к линиям ОШ Разрешение передачи 5 (РПЧ-РП7).

На фиг. 6 представлен узел 54 управления обменом блока 11, который содержит элемент ИЛИ-НЕ 88, элемент ИЛИ 89, элементы И-НЕ 90 и 91, элемент НЕ 92, D-триггеры 93 и 94, элементы И 95 и 96, элемент ИЛИ 97 и элементы И 98-102.

На фиг. 7 представлен формирователь 56 временных интервалов и управляющих сигналов блока 11. Формирователь 56 содержит цепочку 57 триггеров (D-триггеры 103-106) и логику 58 комбинационную, состоящую из элементов И 107, 108 и элемента 2И-ИЛИ 109.

На фиг. 8 представлен узел 63 арбитража передачи управления блока 12, который содержит элемент ИЛИ 110, D-триггер 111, элемент НЕ 112, элемент ИЛИ 113,одновиб- ратор 114, элемент ИЛИ-НЕ 115, элементы И 116 и 117, D-триггеры 118-120, элемент ИЛИ-НЕ 121, элемент ИЛИ-НЕ 122, инверторы 123-126.

На фиг. 9 представлен триггер 65 режима, реализованный на элементе 2И-ИЛИ.

На фиг. 10 представлен узел 68 запуска блока 13, который содержит элемент 2И- ИЛИ 127 и элементы И 128-130.

На фиг. 11 представлена цепочка 70 триггеров формирователя 69, состоящая из D-триггеров 131-138, соединенных последовательно, на тактовые входы которых поступают синхросигналы по связи 53 с генератора 15.

На фиг. 12 представлена комбинационная схема 71 формирователя 69, которая содержит элемент Н Е 139, элемент 2И-ИЛ И 140, элемент 2И-ИЛИ 141, элемент ИЛИ 142, D-триггер 143 и элементы И 144-154.

На фиг. 13 представлен узел 81 кодировки запросов передачи ОШ в запросы прерывания МПИ, содержащий элементы ИЛИ 155 и 156.

На фиг. 14 представлена схема 83 контроля обработки вектора прерывания, которая содержит инвертор 157, элементы ИЛИ-НЕ 158 и 159, элементы И-НЕ 160 и 161,одновибратор 162, D-триггеры 163,164.

Устройство работает следующим образом.

В режиме Задатчик на МПИ обмен информацией с регистрами периферийного устройства на ОШ происходит через приемники и передатчики адреса данных 3, 5, 7-10 под управлением блока Т1 управления режимом исполнителя.

При работе устройства в этом режиме возможны следующие ситуации: адресуется периферийное устройство на ОШ; адресуется периферийное устройство на МПИ; тайм- аут.

Состояние блока 11 определяется сигналами МПИ ВУ, ПЗП, ОБМ, ДЧТ и ДЗП, а также сигналами ОШ СХИ, ЗАН и ПВБ. В исходном состоянии (сигналы МПИ сброшены) задающие (60 и 61) и управляющие (32, 33 и 34) связи находятся в состоянии О.

Блок 11 начинает работу по сигналам шины управления обменом МПИ при отсут- 5 ствии на связях 30.2 и 30.3 сигналов ЗАН и ПВБ. При этом элемент 89 разрешает работу триггера, построенного на элементах 90 и 91.

По сигналу ОБМ на связи 28.2 триггер

0 переключается и на выходе элемента НЕ 92 появляется 1, которая при наличии на связи 28.4 сигнала ВУ приводит к выдаче элементом 101 1 на связь 32, разрешая стробирование адреса в приемник 3 и выда5 чу его через передатчик 5. Кроме того, по сигналу ОБМ в триггере 94 фиксируется состояние сигнала ПЗП на связи 28,5, определяя тип операции на ОШ - чтение или запись.

0 Далее блок 11 ожидает появления на МПИ сигнала ДЧТ или ДЗП.

В случае выполнения задатчиком на МПИ операции записи (фиг. 15) по сигналу ДЗП на связи 28.1 в триггере 93 фиксиру5 ется состояние сигнала ПЗП на связи 28.5, определяя тип записи - запись слова или байта, а также с выхода элемента 95 на связи 33 появляется сигнал, стрсбирующий данные в приемник 7 и разрешающий их

0 выдачу через передатчик 9, и с выхода элемента 97 на связи 60 появляется сигнал, разрешающий выдачу сигналов управления и ЗАН на связи 31.1-31.3. С выхода элемента 98 появляется сигнал на связь 61,

5 разрешающий работу формирователя 56.

Формирователь 56 с минимальной задержкой, требуемой интерфейсом ОШ (150 не) и определяемой прохождением сигнала по цепочке 57 тригерров (без учета вхожде0 ния в синхронизм), формирует сигнал СХЗ на связи 31.4.

Если устройство на ОШ опознало обращение и на связи 30.1 установлен сигнал

5 СХИ, то на выходе элемента 88 появится О, запрещающий работу формирователя 56.

С задержкой, определяемой прохождением сигнала через триггера 103 и 104, сбра0 сывается сигнал СХЗ на связи 31.4, а на выходе элемента 108 появится сигнал 1, по которому срабатывает триггер, построенный на элементе 109, устанавливая на связи 62 сигнал, по которому на связи 29 форми5 руется сигнал ОТВ.

После завершения операции задатчиком на МПИ (снятии сигналов управления обменом ОБМ и ДЗП) узел 54 возвращается в исходное состояние: сигналы на свя- зах 31.1-31.3 сбрасываются, запрещается

выдача адреса и данных на ОШ, а триггер на .элементах 90-91 сбрасывается,

Во время выполнения операции чтения (фиг. 16) при установке на связи 28.3 сигнала ДЧТ переключается в состояние 1 элемент 97, устанавливая па связи 60 сигнал, разрешающий выдачу сигнала ЗАН на связи 31.1 и запуск формирователя 56.

Формирователь 56 с задержкой, определяемой прохождением сигнала по цепочке 57 триггеров, формирует сигнал СХЗ на связи 31.4.

Если устройство на ОШ опознало обращение и установило данные для чтения и сигнал СХИ, то блок 11 после появления сигнала СХИ на связи 30.1 с задержкой, определяемой триггером 103, 104, на связи 62 появится сигнал, по которому переключится в 1 элемент 102, и на связи 34 появится сигнал, разрешающий стробирование данных с ОШ в передатчик 8 и разрешающий их выдачу на МПИ, а также на линии 29 появится сигнал ОТВ и в связи 31.4 будет снят сигнал СХЗ.

После завершения операции задатчи- ком на МПИ (стробирование данных, снятие сигналов управления обменом ОБМ и ДЧТ) узел 54 возвращается в исходное состояние: снимает сигнал ЗАН, освобождая ОШ, снимает сигнал ОТВ, на связи 29 и по сигналу на связи 34 разрешает снятие данных, освобождая МПИ.

Если адресуется не устройство на ОШ, а устройство на МПИ (блок 11 не получил сигнал СХИ, а приняп сигнал ОТВ на связи 28.6), с связи 61 снимается сигнал запуска формирователя 56 и блок 11 производит завершение операции согласно протоколу ОШ, снимая сигналы СХЗ, ЗАН и управления УО и У1, разрешая снятие адреса и данных (при операции записи).

При тайм-ауте на МПИ (процессор не получил сигнал ОТВ и сбросил сигналы управления обменом ОБМ и ДЧТ или ДЗП)блок 11 производи г завершение операции согласно протоколу ОШ, снимая сигналы СХЗ, ЗАН и управления УО и У1, разрешая снятие адреса и данных (при операции записи),

Операция МПИ Чтение с модификацией разбивается блоком 11 на две операции - операцию чтения и операцию записи, выполняемые согласно описанному алгоритму за один захват шины (сигнал ЗАН во время всей операции остается установленным).

Работа устройства в режиме Задатчик на ОШ.

Для перехода в режим Задатчик на1 ОШ периферийное устройство на ОШ должно получить управление магистралью МПИ.

В исходном состоянии тритер 65 режима сброшен, а узел 63 арбитража передачи

управления блока 12 захвата МПИ разрешает трансляцию сигнала РЗМ с входа устройства (линия 35.1) на выход устройства (связь 36.2).

Работа узла 63 по передаче управления

0 (фиг. 17) начинается с установки на ОШ сигнала ЗПД периферийным устройством, готовым стать задатчиком, Этот сигнал с связи

5 При приходе от арбитра магистрали сигнала РЗМ его трансляция на связь 36.2 блокируется. При отсутствии сигнала ПВБ на связи 37.2 одновибратор 114 выдает импульс отрицательной полярности, по

0 заднему фронту которого триггер 118 переключается, устанавливая на связи 38.1 сигнал РПД.

Устройство на ОШ, получившее разрешение на захват МПИ, выдает сигнал ПВБ

5 и сбрасывает сигнал ЗПД.

После приема с связи 37.2 сигнала ПВБ, при условии освобождения МПИ (сигналы ОБМ и ОТВ на связях 35.3 и

5 Сброс триггера 118 приводит к снятию с связи 38.1 сигнала РПД, а с связи 36.1 - сигнала ЗМ.

После снятия сигнала РПД устройство на ОШ устанавливает сигнал ЗАН, завер0 шая захват МПИ. Устройство согласования переходит в режим Задатчик на ОШ, работа в котором осуществляется под управлением автомата 13.

При установке блоком 13 сигнала на

5 связи 39 триггер 65 режима фиксируется в состоянии 1.

Для окончания работы в этом режиме блок 12 ожидает завершения работы блока 13 и снятия с МПИ и ОШ сигналов РЗМ,

0 ОТВ, ПВБ и ЗАН, после чего элемент 112 устанавливается в состояние 1, что приводит к сбросу триггера 119. По сбросу триггера 119 с связи 36,3 снимается сигнал ПЗ, разрешая работу арбитра МПИ по об5 работке новых запросов магистрали. Триггер 65 режима возвращается в исходное состояние.

Сигналы вспомогательной шины МПИ УСТ, АСП и АИП, поступающие со связей 35.4 - 35,6, транслируются через элемент 66 развязки в сигналы секции управления состоянием системы ОШ ПОДГ, ДСП и АИП.

Работа блока 13 прямого доступа разрешена при установленном триггере 31, режима работы (на связи 39 - 1).

Особенностью комбинационной схемы 71 формирователя 69 является то, что при помощи одной цепочки триггеров 70 она позволяет сформировать все временные интервалы как для установки, так и для снятия управляющих сигналов на ОШ и МПИ операций записи и чтения.

При операции записи (фиг. 18) блок 13 прямого доступа принимает от устройства на ОШ, захватившего МПИ, с связи 43.1 сигнал СХЗ, по которому срабатывает элемент 130 и по сигналу на связи 73 запускается цепочка 70 триггеров формирователя 69, а по сигналу на связи 80 срабатывает элемент 154, устанавливая на связи 45 сигнал, разрешающий выдачу принятого приемником 6 адреса через передатчик 4 и устанавливающий в 1 элементы 149 и 142, что приведет к установке на связи 42.4 сигнала ПЗП.

Через минимальный интервал времени, требуемый протоколом МПИ (150 не) и определяемый срабатыванием триггеров 131134(с учетом входа в синхронизм) на связи 74 появится 1, что приведет к срабатыванию элемента 140 и установке на связи 39 сигнала, по которому подтверждается установка триггера 65 режима и на связи 42.1 устанавливается сигнал ОБМ.

С задержкой, определяемой триггерами

135и 136 (через 100 не) блок 13 завершает адресный подцикл - по сигналу на связи 76 сбрасывается триггер 143 и элемент 154 устанавливает О на линии 45, запрещая выдачу адреса на МПИ, и начинается подцикл передачи данных - элемент 150 устанавливает 1 на линии 47, разрешая выдачу принятых приемником 10 данных через передатчик 8 и в случае выполнения записи слова снимая сигнал ПЗП с линии 42.4. .

С задержкой, определяемой триггерами 137 и 138(через 100 не) на связи 77 появится сигнал, по которому через элемент 145 на связи 42,2 появится сигнал ДЗП.

При появлении на связи 41 сигнала ОТВ срабатывают элементы 128, 127 и 130, в результате чего на связи 79 появится 1, по которой срабатывает элемент 141, устанавливающий на связи 44 сигнал СХИ, а на связи 73 появится О, распространяющийся по цепочке 70 триггеров.

Распространение этого сигнала О вызовет следующие действия. С задержкой, определяемой триггерами 131-134, сигнал

появится на связи 74, в результате чего сбрасываются выходы элементов 144, 145 и со связи 42.2 снимается сигнал с задержкой, определяемой триггерами 135 и 5 136, сигнал появится на связи 76, что приведет к сбросу элемента 150 и на связи 47 появится О, запрещающий выдачу данных на МПИ, и через элементы 146, 142 сбрасывающий сигнал ПЗП на связи 42.4 (при

0 записи байта).

Устройство-задатчик на ОШ, приняв сигнал СХИ, снимает сигнал СХЗ, а затем адрес, данные, сигналы управления и ЗАН, освобождая ОШ.

5 Устройство-исполнитель на МПИ, приняв сброс сигнала ДЗП, снимает сигнал ОТВ.

Приняв со связей 41 и 43.1 сброс сигналов ОТВ и СХЗ, блок 13 сбрасывает эле0 мент 127, что приведет к сбросу элемента 140 и на связи 39 появится О, по которому разрешается сброс триггера 65 режима со связи 42.1 снимается сигнал ОБМ, а также после сброса элемента 141 сбрасывается

5 на связи 44 сигнал СХИ. Блок 13 завершает работу.

При операции чтения (фиг, 19) блок 13 выполняет адресный подцикл обмена аналогично операции записи (кроме установки

0 сигнала ПЗП на связи 42.4).

С задержкой, определяемой триггерами 135 и 136 (через 100 не) блок 13 завершает адресный подцикл - по сигналу на связи 76 устанавливает триггер 143 и элемент 154

5 устанавливает О на связи 45, запрещая выдачу адреса на МПИ, а также чере элементы 147, 148 на связи 42.3 устанавливается сигнал ДЧТ, после чего начинается подцикл передачи данных.

0 Устройство-исполнитель отвечает выдачей сигнала ОТВ и данных для чтения.

При появлении на связи 41 сигнала ОТВ срабатывают элементы 128, 127 и 130, в результате чего на связи 73 появится

5 О, распространяющийся по цепочке 70 триггеров.

С задержкой, определяемой триггерами 131-135, сигнал О появится на связи 42.3,

0 в результате чего сбрасываются выходы элементов 147, 148 и со связи Е42.3 снимается сигнал ДЧТ, а на связи 78 появится 1, по которой срабатывает элемент 141, устанавливающий на связи 44 сигнал СХИ и через

5 элемент 151 на связи 46 сигнал, разрешающий стробирование и выдачу данных на ОШ. Устройство-задатчик на ОШ, приняв сигнал СХИ, стробирует данные, снимает сигнал СХЗ, а затем адрес, сигналы управления и ЗАН, освобождая ОШ.

Устройство-исполнитель на МПИ, приняв сброс сигнала ДЧТ, снимает сигнал ОТВ и данные.

Приняв со связей 41 и 43.1 сброс сигналов ОТВ и СХЗ, блок 13 сбрасывает элемент 127, что приведет к сбросу элемента 140 и на связи 39 появится О, по которому разрешается сброс триггера 65 режима и со связи 42.1 снимается сигнал ОБМ, а также после сброса элемента 141 сбрасывается на связи 44 сигнал СХИ, а на связи 46 сбрасывается сигнал, разрешающий выдачу на ОШ данных. Блок 13 завершает работу.

Операция ОШ Чтение слова с паузой разбивается блоком 13 на две операции - Чтение слова и Запись слова или Запись байта, выполняемые за один захват магистрали (сигнал ПЗ при этом не сбрасывается).

Работа устройства в режиме Прерывание на ОШ.

Блок 14 отработки прерывания используется для согласования алгоритмов прерывания на МПИ и запрашивающего устройства на ОШ, а также для поддержки четырехуровневой непозиционной системы прерываний МПИ.

При отсутствии на ОШ запросов на прерывание устройство согласования работает так же, как и все устройства на МПИ - узел 82 арбитража приоритетов прерывания разрешает трансляцию сигнала МПИ ПРРП со связи 48.5 в сигнал ППРИ насвязь49.6. Выходы схемы 83 контроля в это время сброшены.

При поступлении со связей 50.1-50.4 на вход узла 81 кодировки запроса (или нескольких запросов) передачи (ЗП4 - ЗП7), узел 81 кодировки согласно требованиям четырехуровневой непозиционной системы прерываний формирует на св,язи 49,1-49.4 соответствующие запросы прерывания МПИ (ЗПР4 - ЗПР7).

При установке сигнала на любой из связей 50.1-50.4 на соответствующей ей по уровню приоритета связи 49.1-49.4 также появится сигнал, а также с выхода элемента

155на связь 49.1 устанавливается сигнал ЗПР4. Кроме того, если на связи 50.4 установлен сигнал ЗП7, то через элемент

156на связи 49.3 также будет установлен сигнал ЗПРб.

Далее выполняется арбитражи передача вектора прерывания (фиг. 20). Арбитр (процессор) выдает сигнал ДЧТ, по которому должно фиксироваться во всех устройствах магистрали состояние на входах запроса прерывания, а затем сигнал ПРРП.

Узел 82 арбитража приоритетов прерывания представляет собой ПЗУ (например, К556РТ4), входы которого (принятые со связей 49.1-49.4 и 50.1-50.4 соответственно

сигналы ЗПР4 - ЗПР7) фиксируются по сигналу ДЧТ (например, в микросхеме К531ИР23).

Если ни одно устройство на МПИ с более высоким приоритетом не запрашивает

0 прерывания, то на связи 86 появляется сигнал О и по сигналу ПРРП на связи 48.5 триггер 163 переключается в состояние 1, разрешая сигналом на связи 87 выдачу на одну из связей 51.1-51.4 сигнала разреше5 ния передачи по наивысшему запрашиваемому с ОШ уровню (РП4 - РП7), сигнал ПРРИ при этом не выдается.

В противном случае прерывание на ОШ не разрешается, а сигнал разрешения пре0 рывания МПИ ПРРИ выдается на связь 49.6.

После этого начинается фаза передачи вектора прерывания. Периферийное уст5 ройство на ОШ устанавливает на связи 50.5 сигнал ПВБ, по которому тригер 163 сбрасывается, снимая сигнал на связи 87 и сбрасывая таким образом установленный ранее сигнал на связи разрешения переда0 чи.

Получив сброс этого сигнала, устройство на ОШ устанавливает вектор прерывания и сигнал ПРЕР. Приняв с связи 50.6 сигна/г ПРЕР, схема 83 контроля выполняет при5 ем и трансляцию на МПИ вектора. При этом по заднему фронту импульса, вырабатываемому одновибратором 162, взводится триггер 164, устанавливающий на связи 52 сигнал, по которому разрешается прием на

0 приемнике 10, стробирование и выдача через передатчик 8 вектора прерывания, а также происходит выдача сигналов СХИ и ОТВ через элементы 85 и 84 развязки на связи 51.5 и 49.5.

5 Процессор принимает вектор и завершает процедуру прерывания на МПИ, сбрасывая сигналы ПРРП и ДЧТ. Устройство на ОШ принимает сигнал СХИ и также завершает процедуру прерывания на ОШ,

0 сбрасывая вектор прерывания и сигнал ПРЕР,

После завершения процедуры отработки прерывания (принят сброс сигналов на связях 48.5,48.6, 50.6) блок 14 возвращается

5 в исходное состояние, сбрасывая сигналы ОТВ и СХИ на связях 49.5 и 51.5 и запрещая выдачу вектора на МПИ.

Формирователи 56 и 69 временных интервалов и управляющих сигналов могут также быть выполнены известным способом

по асинхронной схеме, с использованием RC-цепочек для выполнения временных задержек управляющих сигналов.

Устройство позволяет использовать в вычислительных комплексах СМ 425 и конструктивно совместимых с ним комплексах с магистральным параллельным интерфейсом всю номенклатуру периферийных устройств вычислительных комплексов СМЗ, СМ4, СМ1420, и др. с интерфейсом ОШ, Устройство также позволяет использовать во вновь разрабатываемых комплексах с 22- разрядным МПИ все архитектурно совместимое математическое обеспечение, разработанное для более ранних моделей СМ ЭВМ.

Формула изобретения Устройство для согласования системных магистралей, содержащее генератор импульсов, регистровый приемник адреса первой магистрали, регистровые приемник и передатчик данных первой магистрали, приемник и передатчик данных второй магистрали, блок управления режимом исполнителя, блок отработки прерывания, причем информационные входы регистрового приемника адреса, информационные входы регистрового приемника данных и выходы регистрового передатчика данных первой магистрали соединены с информационной шиной первой магистрали устройства, информационные входы приемника данных и выходы передатчика данных второй магистрали соединены с информационной шиной второй магистрали устройства, выходы регистрового приемника данных первой магистрали соединены с информационными входами передатчика данных второй магистрали, выходы приемника данных второй магистрали соединены с информационными входами регистрового передатчика данных первой магистрали, шины признака записи, признака обмена, признака чтения, признака выборки, признака записи байта первой магистрали устройства соединены соответственно с первого по пятый входами блока управления режимом исполнителя, шестой вход и первый выход которого объединены и соединены с первым выходом блока отработки прерываний и с шиной признака ответа первой магистрали, второй выход блока управления режимом исполнителя соединен со стробирующим входом регистрового приемника адреса первой магистрали, третий выход блока управления режимом исполнителя соединен с первыми стробирующими входами регистрового приемника данных первой магистрали и передатчика данных второй магистрали, четвертый выход блока управления режимом исполнителя соединен с первыми стробирующими входами регистрового передат- чика данных первой магистрали и приемника данных второй магистрали, К-й 5 () вход блока отработки прерываний соединен с (К + 1}-м выходом блока отработки прерываний и с К-й шиной запроса прерывания первой магистрали устройства, шина разрешения прерывания пер0 вой магистрали устройства соединена с пятым входом и шестым выходом блока отработки прерыв- ний, шина признака чтения данных которой соединена с шестым

5 входом блока отработки прерываний, седьмой выход блока отработки прерываний соединен с вторыми стробирующими входами регистрового передатчика дан0 ных первой магистрали и приемника данных второй магистрали, о т л и ч а ю- щ е е с я тем, что, с целью расширения области применения устройства за счет возможности сопряжения магистралей Общая

5 шина и Магистральный параллельный интерфейс с управлением со стороны магистрального параллельного интерфейса,оно дополнительно содержит блок управления режимом прямого доступа, блок захвата ма0 гистрали, приемник и передатчик адреса второй магистрали, регистровый передатчик адреса первой магистрали, причем выходы передатчика адреса второй магистрали и информационные входы при5 емника адреса второй магистрали соединены с шиной адреса второй магистрали, выходы регистрового приемника адреса первой магистрали соединены с информационными входами передатчика адреса вто0 рой магистрали, выходы приемника адреса второй магистрали соединены с информационными входами регистрового передатчика адреса первой магистрали, выходы которого соединены с информационными

5 входами регистрового приемника адреса первой магистрали, шина синхронизации исполнителя второй магистрали соединена с седьмым входом блока управлениярежимом исполнителя, с первым выходом блока управ0 ления режимом приемого доступа, с восьмым выходом блока отработки прерывания, шина подтверждения выборки второй магистрали соединена с восьмым входом блока управления режимом исполнителя, с седьмым входом

5 блока отработки прерывания и первым входом блока захвата магистрали, пятый выход и

девятый вход блока управления режимом исполнителя объединены и соединены с вторым входом блока захвата магистрали и с шиной признака занятости второй магистрали, первая шина признака операции обмена которой соединена с шестым выходом блока управления режимом исполнителя и с первым входом блока управления режимом прямого доступа, вторая шина признака операции обмена второй магистрали соединена с седьмым выходом блока управления режимом исполнителя и с вторым входом блока управ- .ления режимом прямого доступа, второй выход блока управления режимом исполнителя соединен со стробирующим входом передатчика адреса второй магистрали, с восьмого по одиннадцатый входы и с девятого по двенадцатый выходы блока отработки прерывания соединены соответственно с первой по четвертую шинами запроса передачи и с первой по четвертую шинами разрешения передачи второй магистрали, шина признака прерывания которой соединена с двенадцатым входом блока отработки прерываний, восьмой выход блока управления режимом исполнителя соединен с третьим входом блока управления режимом прямого доступа и с шиной синхронизации задатчика второй магистрали, шина запроса прямого доступа второй магистрали соединена с третьим входом блока захвата магистрали, с первого по четвертый выходы которого соединены с шинами разрешения прямого доступа, режима подготовки, первого и второго признаков аварии питания второй магистрали соответственно, шина признака ответа первой магистрали соединена с четвертым входом блока управления режимом прямого доступа и с четвертым входом блока захвата магистрали, пятый вход которого соединен с вторым выходом блока управления режимом прямого доступа, с третьего по пятый выходы которого соединены с шинами признака записи,признака чтения и признака записи байта первой магистрали, пятый выход и шестой вход блока захвата магистрали объединены и соединены с шиной разрешения захвата магистрали первой магистрали, шины захвата магистрали и подтверждения захвата первой магистрали соединены соответственно с шестым и седьмым выходами блока захвата магистрали, седьмой, восьмой и девятый входы блока захвата магистрали соединены соответственно с шиной установки и первой и второй шинами аварии питания первой магистрали, шестой выход блока управления режимом прямого доступа соединен со стробирующими входами регистрового передатчика адреса первой магистрали и приемника адреса второй маги- страли.седьмой выход блока управления режимом прямого доступа соединен с вторыми стробирующими входами регистрового приемника данных первой магистрали и передатчика данных второй магистрали, восьмой выход блока управления режимом прямого доступа соединен с третьими стробирующими входами регистрового передатчика данных первой магистрали и приемника данных второй магистрали, девятый выход блока управления режимом прямого доступа соединен с десятым входом блока захвата магистрали, восьмой выход которого соединен с пятым входом блока управления режимом прямого доступа, выход генератора импульсов соединен с десятым входом блока управления режимом исполнителя и с шестым входом блока управления режимом прямого

5 доступа, причем блок управления режимом исполнителя содержит с первого по шестой триггеры, с первого по девятый элементы И, первый и второй элементы ИЛИ, первый и второй элементы И-НЕ, элемент ИЛИ-НЕ,

0 элемент НЕ, элемент 2И-ИЛИ и первый и второй элементы развязки, причем первый вход блока управления режимом исполнителя соединен с синхровходом первого триггера и с первым входом первого элемента И,

5 второй вход блока управления режимом исполнителя соединен с синхровходом второго триггера и с первым входом первого элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ и с

0 входом элемента НЕ, выход которого соединен с вторым входом первого и первыми входами второго и третьего элементов И, третий вход блока управления режимом исполнителя соединен с вторым входом второ5 го элемента И, выход которого соединен с первым входом первого элемента ИЛИ, четвертый вход блока управления режимом исполнителя соединен с вторым входом третьего элемента И, пятый вход блока управ0 ления режимом исполнителя соединен с информационными входами первого и второго триггеров, шестой и седьмой входы блока управления режимом исполнителя соединены соответственно с первым и вторым входами

5 первого элемента ИЛИ-НЕ, выход которого соединен с первым входом четвертого элемента И, выход первого триггера соединен с первым входом пятого элемента И, прямой выход второго триггера соединен с первым

0 входом шестого элемента И и с входом установки в О первого триггера, инверсный выход второго триггера соединен с первым входом седьмого элемента И, восьмой и девятый входы блока управления режимом ис5 полнителя соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с вторым входом первого элемента И-НЕ, выход первого элемента И соединем с вторым входом первого элемента ИЛИ и с третьим выходом блока управления режимом исполнителя, второй и четвертый выходы которого соединены с выходами третьего и седьмого элементов И соответственно, выход первого элемента ИЛИ соединен с вторыми входами с четвертого Тю шестой элементов И, с входом первого элемента развязки, с первыми входами восьмого элемента И и первого элемента 2И-ИЛИ, выход которого соединен с вторым его входом, с входом второго элемента развязки и с вторым входом седьмого элемента И,-выход четвертого элемента И соединен с информационным входом третьего триггера, выход которого соединен с информационым входом четвертого триггера, выход которого соединен с вторым входом восьмого элемента И и с информационным входом пятого триггера, выход которого соединен с информационным входом шестого триггера, выход которого соединен с третьими входами восьмого элемента И и первого элемента 2И-ИЛ И, четвертый вход которого соединен с выходом девятого элемента И, первый и второй входы которого соединены с инверсным выходом четвертого триггера и с седьмым входом блока управления режимом исполнителя, выходы пятого, шестого и восьмого элементов И соединены с шестого по восьмой выходами блока управления режимом исполнителя соответственно, выходы первого и второго элементов развязки соединены с пятым и первым выходами блока управления режимом исполнителя, десятый вход которого соединен с синхровходами с третьего по шестой триггеров, причем блок управления режимом прямого доступа содержит с первого по четырнадцатый элементы И, первый и второй элементы 2И-ИЛИ, элемент 4И-ИЛИ, элемент НЕ, триггер, регистр сдвига, элемент развязки и элемент ИЛИ, причем первый вход блока управления режимом прямого доступа соединен с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, с входом элемента НЕ и с вторым входом блока управления режимом прямого доступа, третий и четвертый входы которого соединены соответственно с первыми входами четвертого и пятого элементов И, вторые входы которых объединены и соединены с пятым входом блока управления режимом прямого доступа, с первым входом шестого элемента И и с вторым входом третьего элемента И, выход которого соединен с первыми входами первого элемента 2И-ИЛИ и элемента 4И-ИЛИ и с первыми входами седьмого и восьмого элементов И, выход пятого элемента И соединен с первым и

5 вторым входами второго элемента 2Й-ИЛИ, третий вход которого соединен с выходом четвертого элемента И, с первыми входами девятого элемента И и с входом установки в 1 триггера, выход которого соединен с вто10 рым входом десятого элемента И, выход которого соединен с вторым входом второго элемента И с шестым выходом блока управления режимом прямого доступа, выход первого элемента 2И-ИЛИ соединен с пер5 вым входом одинадцатого элемента И и с первым выходом блока управления режимом прямого доступа, выходы со второго по пятый которого соединены с выходами элемента развязки, двенадцатого и тринадца0 того элементов И и элемента ИЛИ, седьмой выход блока управления режимом прямого доступа соединен с выходом одиннадцатого элемента И, выход семнадцатого элемента И соединен с вторым входом первого эле5 мента И и с восьмым выходом блока управления режимом прямого доступа, девятый выход которого соединен с входом элемента развязки, с выходом и с вторым входом

элемента 4И-ИЛИ, первый выход сдвиго0 вого регистра соединен с третьим и четвертым входами элемента 4И-ИЛИ и с вторым входом седьмого элемента И, выход которого соединен с первым входом двенадцатого элемента И, второй вход которого соединен

5 с пятым входом элемента 4И-ИЛИ и с вторым выходом сдвигового регистра, третий вход которого соединен с шестым и седьмым входами элементов 4И-ИЛИ и с первым входом четырнадцатого элемента И,

0 второй вход которого соединен с вторым входом одиннадцатого элемента И и с выходом шестого элемента И, четвертый выход сдвигового регистра соединен с первым входом тринадцатого элемента HJ с вторым

5 входом восьмого элемента И и с синхровхо- дом триггера, информационный вход которого соединен с входом логического нуля блока управления режимом прямого доступа, шестой вход которого соединен с син0 хровходом сдвигового регистра, информационный вход и пятый выход которого соединены соответственно с выходом девятого элемента И с вторым входом первого элемента 2И-ИЛИ, третий и четвертый

5 входы которого объединены и соединены с восьмым входом .элемента 4И-ИЛИ и с четвертым входом и прямым выходом второго элемента 2И-ИЛИ, инверсный выход которого соединен с вторым входом девятого элемента И, причем блок захвата магистрали содержит с первого по чегвершй тригге ры, первый и второй элементы И, элемент 2И--ИЛИ, элемент развязки, группу элементов развязки, первый и второй элементы ИЛИ, с первого по третий элементы ИЛИ- НЕ, с первого по пятый элементы НЕ и одновибратор, причем первый вход блока захвата магистрали соединен с первым синхровходом одновибратора, с первым входом первого элемента И и с входом первого элемента НЕ, выход которого соединен с входом установки в 1 первого триггера, информационный вход, синхровход, вход установки в О и выход которого соединен соответственно с входом логического нуля блока захвата магистрали, с выходами второго и третьего элементов НЕ и с первым входом первого элемента ИЛИ-НЕ, выход которого соединен с четвертым элементом НЕ, выход которого соединен с входом установки в О второго трип ера, синхровход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ-НЕ, первый вход которого соединен с вторым входом первого элемента ИЛИ-НЕ и четвертым входом блока захвата магистрали, пятый вход которого соединен с вторым входом второго элемента И Л ИННЕ, второй вход блока захвата магистрали соединен с третьим входом первого элемента ИЛИ-НЕ и с входом второго элемента НЕ, третий вход блока захвата магистрали соединен с информационным входом третьего триггера и с первым входом первого элемента ИЛИ, второй вход которого соединен с прямым выходом четвертого триггера и с входом установки второгог триггера, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ, с первым и вторым входами элемента 2И-ИЛИ и с входом элемента развязки, шестой вход блока за/вата магистрали соединен с синхровходом третьего триггера, г первыми иходами второго элемента ИЛИ и второго элемента И, с четвертым входом первого элемента ИЛИ-НЕ и с вторым синхровходом одновибратора, выход которого соединен с синхровходом четвертого триггера, вход установки которого соединен с выходом второго элемента И, второй вход которого соединен с прямым выходом трепет триггера и с пятым выходом блока захвата магистрали, седьмой вход которого соединен с входом первого элемента развязки группы, с входом третьего элемента НЕ и с вторым входом третьего элемента ИЛИ-НЕ, выход которого соединен с входом установки в О четвертого триггера, инверсный выход которого соединен с первым выходом блока захвата магисл рали, ше стой и седьмой выходы которого соединены соответственно с выходами первого элемента ИЛИ и элемента развязки инверсный

выход и вход установки в О третьего триггера соединены соответственно с входом пятого элемента НЕ и с выходом второго элемента ИЛИ, второй вход которого соединен с выходом пятого элемента НЕ, входы с

восьмого по десятый блока соединены соответственно с входами второго и третьего элементов развязки группы и с третьим входом элемента 2И-ИЛИ, выход которого соединен с его четвертым входом и с восьмым выходом блока захвата магистрали, выходы с первого по третий элементов развязки группы соединены соответственно со второго по четвертый выходами блока захвата магистрали, причем блок отработки

прерывания содержит узел кодировки запросов, узел арбитража приоритета прерываний, первый и второй элементы развязки, элемент НЕ, первый и второй триггеры, одновибратор, первый и второй элементы ИНЕ, первый и второй элементы ИЛИ-НЕ, причем входы с первого по четвертый блока отработки прерывания соединены с первыми информационными входами узла арбитража приоритета прерываний, вторые

информационные входы которого соединены с информационными входами узла кодировки запросов и с входами с восьмого по одиннадцатый блока отработки прерывания, выходы узла кодировки соединены с

выходами со второго по пятый блока отработки прерывания, выходы с девятого по двенадцатый которого соединены с информационными выходами узла арбитража приоритета прерываний, вход опроса которого

соединен с пятым входом блока отработки прерывания и с входом элемента НЕ, выход которого соединен с первыми входами первого элемента И-НБ и первого элемента ИЛИ-НЕ, выход которого соединен с синхровходом первого триггера, выход которого соединен с первым входом второго элемента И-НЕ и с входом установки узла арбитража приоритетов прерываний, стро- бирующий выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, зыход второго триггера соединен с седьмым выходом блока отработки прерывания и с входами первого и второго элементов развязки, выходы которых соединены соответ

ственно с первым и восьмым выходами блока отработки прерывания, шестой выход которого соединен с выходом опроса узла арбитража приоритета прерываний,строби- рующий вход которого соединен с шестым входом блока отработки прерывания и с

первым входом второго элемента ИЛИ- НЕ, выход которого соединен с вторым входом первого элемента И-НЕ, выход ко-, торого соединен с входом установки в 1 второго триггера, информационный и синхронизирующий входы которого соединены соответственно с входом логического нуля блока отработки прерывания и с выходом одновибратора, синхровход которого

соединен с вторым входом второго элемента И Л И-НЕ и с двенадцатым входом блока отработки прерывания, седьмой вход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с входом установки в О первого триггера, информационный вход которого соединен с входом логической единицы блока отработки прерывания.,

20

Фиг.1

со

ч5-г- to

I

tJl

Ы1Ш1

enw.91

Фиг. В

Фиг. 9

ОГВ 4/

Фаг. IS

Фаг. П

-Сх.

-С-ч

S3 И

-«rvj

в

С; N

N

/

Јл; с,

XI5-4 .1X5рц

Ч -LJ

II

&;

iS

С35 -J

-U

Сл5

«

Записи ело fa

МН9А- 48.8 Ш Ш

Q.HOA - 1.1-51Л

5В.530.2 23

X

-Л

. 75 не

у

# X

у

У

./

УСЧХ

УООч

S4

$

125нс

-«а.

дектор УУУ(2

S

./

X

вектор

X

X

Уч