Устройство для объема информацией между ЭВМ и периферийными устройствами Советский патент 1991 года по МПК G06F13/10 

Изобретение относится к вычислительной технике, в частности к управляющим микропроцессорным системам, работающим в реальном масштабе времени, и может быть использовано для решения задач обслуживания и управления обменом информацией между профессиональной персональной ЭВМ, применяемой в системе обслуживания и управления высокопроизводительной ЭВМ единой системы, и абонентами высокопроизводительной ЭВМ единой системы.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения переменного формата сообщений.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - схема блока связи с ЭВМ; на фиг. 3 - схема блока формирования слова состояния; на фиг. 4 - схема узла приемопередатчиков; на фиг. 5 - схема дешифратора адреса; на фиг. 6 - блок-схема алгоритма работы блока обработки команд и данных.

Устройство содержит блок 1 обработки и команд и данных, дешифратор 2 адреса, блок 3 постоянной памяти, блок 4 оперативной памяти, блок 5 связи с периферийными устройствами (ПУВВ), блок 6 связи с ЭВМ, блок 7 формирования слова состояния, группу 8 выходов и входов, которые являются выходами и входами устройства для подключения соответственно к входам и выходам ПУВВ, группу 9 входов-выходов данных, группу входов данных 10, входов 11 разрешения адреса, вход 12 записи, вход 13 чтения, которые образуют группы входов- выходов, входов устройства для подключения соответственно к группе информационных входов-выходов, группе адресных выходов, выходам разрешения .адреса, записи, чтения ЭВМ, шину 14 управления, шину 15 данных блока 1, группу 16 информационных входов, выходы 17 и 18, группы 19 и 20 выходов дешифратора 2, вход 21, группу 22 информационных выходов, выходы 23-25 блока 7

СО

С

о

X Ю

ю XI

Блок 6 связи с ЭВМ (фиг. 2) содержит входной узел 26 регистров, выходной 27 узел регистров, второй и первый коммутаторы 28 и 29, узел 30 приемопередатчиков, дешифратор 31, триггер 32 команды, триггеры 33 и 34 готовности, триггер 35 сброса, группу 36 входов-выходов данных, группу 37 выходов данных, выходы 38-41 блока 30.

Блок 7 формирования слова состояния (фиг. 3) содержит дешифратор 42, группу триггеров 43, группу выходов 44 дешифратора 42.

Узел 30 приемопередатчиков (фиг. 4) содержит приемопередатчик 45 двунаправленный, приемопередатчик 46 однонаправленный, дешифратор 47 базового адреса, элементы И-НЕ 48-50, элементы ИЛИ 51-53.

Дешифратор 2 (фиг. 5) содержит группу элементов И-НЕ 54, выходы 55 и 56 которых образуют с младшими разрядами группы информационных входов 16 соответственно первую и вторую группы выходов 19 и 20, а выходы 17 и 18 являются первым и вторым выходами дешифратора 2 соответственно.

Блок-схема алгоритма работы блока 1 (фиг. 6) содержит блоки 57-67.

Блок 1, дешифратор 2, блоки 3 и 4 устройства служат для организации микропроцессорной системы, предназначенной для управления обменом информацией между ЭВМиПУВВ.

Блок связи с ПУВВ 5 представляет набор программно-доступных регистров (портов блока 1), выполненный в виде одной или несколько БИС, которые могут входить в состав ПУВВ, и служит для сопряжения блока 1 с ПУВВ.

Блок 6 представляет собой набор программно-доступных регистров и триггеров (портов блока 1 и ЭВМ) и служит для организации взаимодействия и обмена информацией между ЭВМ и блоком 1.

Блок 7 формирования слова состояния предназначен для поддержки взаимодействия блока 1 с блоком 5. Он осуществляет формирование и вывод служебной информации в ЭВМ о текущем состоянии блока 1, завершении выполнения блоком 1 команд ЭВМ, готовности блока 1 к приему (передачи) информации от (Ь) ЭВМ.

Устройство работает следующим образом.

Перед началом обмена информацией между ЭВМ и ПУВВ блок 1 осуществляет циклический опрос ЭВМ (блок 58) и ПУВВ (блок 60), причем, если триггер 32 команды (блок 59) блока 6 не установлен в состояние .1, то по результату очередного цикла опроса устройство подключается к одному из

ПУВВ, для чего в старших разрядах 16 шины адреса блока 1 и, следовательно, на информационных входах дешифратора 2 блок 1 выставляет адрес соответствующего про-граммно-доступного порта (блок 62) блока 5, а с выхода (М/10) разделения адресного пространства памяти и ввода-вывода шины 14 управлении блока 1 на вход разрешения дешифратора 2 поступает сигнал О. При

0 этом после дешифрации адреса с выхода первой группы выходов 19 дешифратора 2, соответствующего выставленному адресному коду программно-доступного порта, на соответствующий вход группы входов вы5 борки блока 5 поступает сигнал О, являющийся сигналом выборки конкретного порта, а на выходах 17 и 18 дешифратора 2 и, следовательно, на входах разрешения блоков 3 и 4 устанавливаются сигналы 1,

0 блокирующие работу блоков 3 и 4. Одновременно на шине 15 данных блока 1 выставляются данные (например, код соответствующего ПУВВ), после чего с выхода записи шины 14 управления блока 1 на

5 соответствующий вход блока 5 поступает сигнал записи, в результате чего данные, выставленные на вход-выход блока 5, заносятся в выбранный порт. Указанные операции ,вывода информации в заданный порт

0 осуществляются в течение одного машинного цикла блока 1, выполненного на базе микропроцессора КМ 1810 ВМ 86 (КИ1810 ВМ 88).

5Машинный цикл записи (чтения) информации в порт (из порта) составляет четыре тактовых импульса, частота следования которых 5 МГц, причем, запись информации в порт может осуществляться в четвертом (по0 следнем) такте по положительному перепаду сигнала записи, а чтение информации из порта происходит в третьем такте при наличии активного низкого уровня (О) сигнала чтения. Активизация сигналов записи и чте5 ния осуществляется во втором такте машинного цикла. Сигнал разделения адресного пространства памяти и ввода-вывода (портов) и адрес выбранного порта устанавливаются в первом такте и остаются

0 действительными на протяжении всего машинного цикла блока 1.

В следующем цикле обращения к блоку 5 блок 1 обменивается данными с регистрами, портами, входящими в состав ПУВВ

5 (блок 63). При этом на выходах записи, чтения, разделения адресного пространства памяти и ввода-вывода шины 14 управления блока 1 выставляются сигналы записи или чтения, взависимости от направления обмена данными, и сигнал разделения адресного пространства памяти и ввода-вывода, который при значении О блокирует в каждом цикле блоки 3 и 4. После завершения обмена информацией с ПУВВ блок 1 возобновляет циклический опрос ЭВМ и ПУВВ, причем, если по результату очередного цикла опроса (блок 59) триггер 32 команды (фиг. 2) установлен в состояние 1, то устройство подключается к работе с ЭВМ, т.е. начинает осуществляться обмен информацией между блоком 1 и блоком 6. При этом блок 1 начинает поочередно, в течение нескольких машинных циклов, считывать информацию из узла 27 выходных регистров (фиг. 2), являющуюся командой (инструкцией) ЭВМ устройству (блок 65), для чего в каждом машинном цикле блок 1 выставляет на информационных входах 16 дешифратора 2 адрес очередного программно-доступного регистра узла 27, а на входе разрешения дешифратора 2 - сигнал разделения адресного пространства памяти и ввода-вывода (О). При этом после дешифрации адреса с выхода первой группы выходов 19, соответствующего выставленному адресному коду регистра узла 27 регистров, на соответствующий вход выборки узла 27 регистров поступает сигн ал выборки очередного регистра, после чего (во втором такте машинного цикла) с выхода чтения шины 14 управления блока 1 на вход чтения узла 27 регистров поступает сигнал чтения (О). После считывания информации из узла 27 регистров блок 1 переводит триггер 32 команды в состояние О (блок 66), для чего на информационных входах 16 дешифратора 2 блок 1 в первом такте машинного цикла выставляет адрес триггера 32 команды, после дешифрации которого с второй группы выходов 20 дешифратора 2 на информационные входы дешифратора 42 блока 7 поступает адресный код триггера 32 команды, а на вход разрешения дешифратора 42 с выхода записи шины 14 блока 1 во втором такте машинного цикла поступает сигнал записи (О). После дешифрации кода на выходе 25 блока 7 вырабатывается сигнал О, который поступает на вход сброса триггера 32 команды и переводит его в состояние О. По завершении машинного цикла блок 1 приступает к дешифрации и выполнению команды ЭВМ, обменивается информацией с ЭВМ (блок 67).

В качестве ЭВМ может быть использована профессиональная 16-разрядная персональная ЭВМ, также построенная на базе микропроцессора типа KM 1810BM86 (КМ 1810ВМ88), например ПЭВМ ЕС 1840, ЕС1841 и IBM PC/AT. Принцип обмена информацией между блоком 1 и ЭВМ заключается в следующем.

Передача информации в ЭВМ осущест- вляется блоками, причем, предварительно и течение нескольких машинных циклов блока 1 осуществляется запись блока информа- 5 ции в регистры узла 26, после чего блок 1 переводит первый триггер 33 готовности в состояние 1, по результату опроса которого ЭВМ приступает к считыванию блока информации из узла 26 регистров. После

0 считывания блока информации ЭВМ переводит первый триггер 33 готовности в состояние О, по результату опроса которого блок 1 приступает к осуществлению записи следующего блока информации в узел 26

5 регистров.

Прием информации от ЭВМ может также осуществляться блоками, причем, предварительно в течение нескольких машинных циклов ЭВМ осуществляет запись блока ин0 формации в узел 27 регистров, после чего ЭВМ переводит второй триггер 34 готовности в состояние 1, по результату опроса которого блок 1 приступает к считыванию блока информации из узла 27 регистров.

5 После считывания блока информации блок 1 переводит второй триггер готовности в состояние О, по результату опроса которого ЭВМ приступает к осуществлению записи следующего блока информации в узел 27

0 регистров. Для осуществления передачи блоков информации из ЭВМ в ПУВВ может применяться также триггер 32 команды.

При осуществлении обмена информацией между ЭВМ и ПУВВ, при выполнении

5 команд ЭВМ блок 1 выводит дополнительную служебную информацию, необходимую для правильной работы ЭВМ и блока 1, используя для этого блок 7 формирования слова состояния. Одна часть слова состояния

0 формируется путем подачи управляющих сигналов с выходов 23-25 блока 7 на соответствующие входы триггеров 33, 34, 32 для изменения состояния каждого из триггеров. Другая часть слова состояния, т.е. дополни5 тельная служебная информация, записывается также раздельно (побитно) в группу триггеров 43 блока 7, выходы 22 которого соединены с группой информационных входов коммутатора 28. Выходы коммутатора

0 28 подключены к группе информационных входов-выходов 36 узла 30 приемопередатчиков, предназначенного для соединения с системной шиной ЭВМ. Биты дополнительной служебной информации в слове состоя5 ния информируют ЭВМ о занятости устройства, доступности ПУВВ, других событиях, а также могут содержать некоторые специальные инструкции для ЭВМ. В качестве дешифратора 42 и триггеров группы триггеров -43 блока 7, а также триггеров 3235 могут применяться интегральные микросхемы (ИС) К555ИД7 и К555ТМ2 соответственно. В качестве коммутаторов 28 и 29 используются однонаправленные приемопередатчики на базе ИС типа К 555АП5, узлы 26 и 27 регистров могут быть построены ня базе ИС К555ИР16 или К555ИР32.

Применение блока 7 формирования слова состояния позволяет уменьшить время, необходимое для подключения блока 1 к работе с ЭВМ и обмена информацией между устройством и ЭВМ за счет сокращения объема программного обеспечения (в частности, за счет сокращения формата команд вывода центрального процессора блока 1), за счет опережающего на 1-2 такта (относительно момента завершения машинного цикла блока формирования управляющих сигналов на выходах 23, 24, 25, необходимых для изменения состояния триггеров 32, 33, 34, а также за счет возможности совмещения во времени операций вывода блоком 1 информации в узел 26 регистров с операцией изменения одного из битов дополнительной служебной информации в слове состояния блока 7.

Перечисленные преимущества обусловлены тем, что при выполнении блоком 1 операций вывода в указанные порты младший разряд 21 группы адресных выходов блока 1 используется как информационный выход, подключенный к объединенным информационным входам триггеров группы триггеров 43, а сигнал записи с шины 14 блока 1 поступает на вход разрешения дешифратора 42 блока 7.

Принцип работы устройства при передаче блоков информации из ЭВМ в узел 27 регистров (при приеме блоков информации ЭВМ из узла 26 регистров) аналогичен принципу работы устройства при записи информации блоком 1 в узел 26 регистров (при считывании информации блоком 1 из узла 27 регистров). Считывание состояния триггеров 33 и 34 готовности блок 1 осуществляет при обращении к коммутатору 29, а ЭВМ - при обращении к коммутатору 28.

При этом ЭВМ выставляет на информационных входах 10 блока 30 адрес коммутатора 28, который является программно-доступным для ЭВМ. С выхода разрешения адреса и выхода считывания ЭВМ на соответствующие входы 11 и 13 поступают сигналы разрешения адреса и считывания. При этом с выхода элемента И-НЕ 50 блока 30 на вход управления приемопередатчика 45 поступает сигнал разблокировки О, одновременно с выхода элемента ИЛИ 51 блока 30 на вход 40 разрешения коммутатора 28 поступает сигнал

разблокировки О, в результате чего информация с информационных входов коммутатора 28 поступает на информационные входы-выходы 9 блока 30. Центральный про цессор ЭВМ считывает служебную информацию с выходов коммутатора 28. Для изменения состояния триггеров 32-35 устройства ЭВМ выставляет на информационных входах 10 блока 30 адрес

0 соответствующего триггера, например адрес триггера 32 команды С выхода разрешения адреса и выхода записи ЭВМ на соответствующие входы 11 и 12 блока 30 поступают сигналы разрешения адреса и за5 писи. При этом с выходов 37 блока 30 на информационные входы дешифратора 31 поступает адресный код триггера 32 команды, а с выходов 38 и 39 блока 30 на первый и второй входы разрешения дешифратора

0 31 поступают сигналы разрешения адреса и записи соответственно, в результате чего после дешифрации адресного кода с пятого выхода дешифратора 31 на установочный вход триггер 32 команды поступает сигнал

5 О, который переводит триггер 32 в состояние 1. Дешифратор 31 может быть выполнен на базе ИС К555ИД7, К555ИД14.

Сигналы чтения и записи, поступающие на соответствующие входы чтения и записи

0 узлов 26 и 27 регистров при обмене информацией между ЭВМ и устройством, вырабатываются соответственно на выходах блока 30, являющихся выходами элементов ИЛИ 52 и 53.

5Формула изобретения

1. Устройство для обмена информацией между ЭВМ и периферийными устройствами, содержащее дешифратор адреса, блок постоянной памяти, блок оперативной па0 мяти, блок связи с периферийными устройствами, блок связи с ЭВМ и блок обработки команд и данных, шины адреса, управления и данных которого соединены с одноименными входами и выходами блоков постоян5 ной и оперативной памяти, шины данных и управления блока обработки команд и данных соединены с первым входом-выходом данных и входом управления блока связи с ЭВМ и блока связи с периферийными уст0 ройствами, второй вход-выходданных, вход данных, входы управляющих сигналов блока связи с ЭВМ являются входами и выходами устройства для подключения к ЭВМ, второй вход-выход данных и управления

5 блока связи с периферийными устройствами являются входами и выходами устройства для подключения к периферийным устройствам, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения переменного формата сообщений, в устройство введен блок формирования слова состояния, а блок связи с ЭВМ содержит входной и выходной узлы регистров, два коммутатора, триггер сброса, два триггера готовности, триггер команды, дешифратор и узел приемопередатчиков, причем в устройстве входы данных и разрешения дешифратора адреса соединены соответственно со старшими разрядами шины адреса и шиной управления блока обработки команд и данных, первый и второй выходы дешифратора адреса соединены с входами разрешения блоков постоянной и оперативной памяти, первая группа выходов дешифратора адреса - с группами входов выборки блоков связи с ЭВМ и периферийными устройствами, вторая группа выходов дешифратора адреса - с группой адресных входов блока формирования слова состояния, входы данных и строба которого соединены соответственно с младшим разрядом шины адреса и шиной управления блока обработки команд и данных, группа выходов блока формирования слова состояния соединена с группой входов состояния блока связи с ЭВМ, выход сброса которого соединен с входом сброса блока формирования слова состояния и шиной управления блока формирования команд и данных, при этом в блоке связи с ЭВМ входы выборки входного и выходного узлов регистров и первого коммутатора являются группой входов выборки блока связи с ЭВМ, вход записи входного узла регистров и вход чтения выходного узла регистров образуют вход управления блока связи с ЭВМ, первый вход данных входного узла регистров и выходы выходного узла регистров и первого коммутатора образуют первый вход-выход данных блока связи с ЭВМ, установочный вход первого триггера готовности, входы сброса второго триггера готовности, триггера команды и группа входов данных второго коммутатора образуют группу входов состояния блока

связи с ЭВМ, выход триггера сброса являет ся выходом сброса блока связи с ЭВМ, пор- вый вход-выход данных узла приемопередатчиков соединен с ЕШХОДОМ 5 входного узла регистров, соединенным с первым входом данных выходного узла регистров и выходом второго коммутатора, выход данных узла приемопередатчиков соединен с вторыми входами данных вход0 ного и выходного узлов регистров и группой входов дешифратора, группа управляющих выходов узла приемопередатчиков соединены с первым и вторым входами дешифратора, входами управления второго

5 коммутатора, входного и выходного узлов регистров, выходы дешифратора - с установочным и сбросовым входами триггера сброса, входом сброса первого и входом установки второго триггеров готовности,

0 входом установки триггера команды, выходы первого и второго триггеров готовности и триггера команды соединены с соответствующими входами данных первого и второго коммутаторов, второй вход-выход

5 данных, вход данных и входы управляющих сигналов узла приемопередатчиков являются одноименными входами и выходами блока связи с ЭВМ.

2. Устройство поп. 1, отличающее0 с я тем, что блок формирования слова состояния содержит дешифратор и группу триггеров, причем входами сброса, строба, данных и группой адресных входов блока являются соответственно объединенные

5 входы сброса триггеров группы, вход разрешения дешифратора, объединенные информационные входы триггеров группы и группа информационных входов дешифратора, группа выходов которого соединена с

0 группой входов записи триггеров группы, группа информационных выходов которых, первый, второй и третий выходы дешифратора являются группой выходов блока.

Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет обеспечения переменного формата сообщений при выполнении задач обслуживания и управления высокопроизводительной ЭВМ единой системы Устройство содержит блок обработки команд и данных дешифратор адреса, блок постоянной памяти, блок оперативной памяти, блок связи с периферийными устройствами, блок связи с ЭВМ, блок формирования слова состояния. 1 з п. ф-лы, 6 ил.

Фиг2

TrW

36

Фиг.5