Устройство для определения амплитудно-частотных характеристик объектов Советский патент 1991 года по МПК G01R27/28 

Изобретение относится к измерительной технике и может быть использовано в приборах, предназначенных для измерения или контроля амплитудно-частотных характеристик (АЧХ) объектов и систем автоматического управления.

Цель изобретения - расширение функциональных возможностей путем одновременного определения АЧХ как всего объекта

в целом, так и его отдельных блоков, в том числе комбинаций блоков, функционирующих в составе объекта.

На фиг. 1 приведена структурная схема устройства; на фиг. 2-12 а и б - примеры схемной реализации второго коммутатора, генератора перестраиваемой частоты, блока выделения старшего разряда, блока вычисления первых оценок, третьего

коммутатора, блока исходных данных, блока корректировки, блока фиксации окончания измерений, генератора тактовой частоты, блока управления соответственно и временная диаграмма работы устройства.

Устройство содержит блоки 1.1... 1.N испытуемого объекта, согласующие фильтры (СФ)2.1...2.М+1, первый коммутатор 3, блок 4 умножения (БУ), блок 5 выделения модуля (БМ), преобразователь 6 напряжение-код (ПКН), третий коммутатор 7, накапливающие сумматоры (НС) 8.1 ...8.N+1, генератор 9 перестраиваемой частоты, блок 10 выделения старшего значащего разряда, блок 11 вычисления первых оценок, коммутатор 12, сумматор 13, второй преобразователь 14 напряжение-код (ПКН), группу 15 элементов ИЛИ, блок 16 исходных данных, блок 17 памяти, блок 18 корректировки, блок 19 фиксации окончания измерений, генератор 20 тактовой частоты, группу 21 элементов И, блок 22 индикации и блок 23 управления.

Выход коммутатора 3 через блок 4 умножения, блок 5 выделения и ПНК 6 соединены с входом коммутатора 7. Выход коммутатора 7 соединен с первыми входами накапливающих сумматоров 8, выходы которых подключены к информационным входам N+2-2.N+2 коммутатора 12. Первый выход коммутатора 12 соединен с первым входом сумматора 13, выход которого соединен с (N + 2)-м входом блока 19 фиксации окончания измерений и с первым входом блока 18 корректировки. Второй выход коммутатора 12 через блок 10 выделения старшего разряда подключен к четвертому входу блока 11 вычисления первых оценок. Первый, второй, третий и четвертый выходы блока 16 исходных данных объединены соответственно с первым входом группы 15 элементов ИЛИ, третьим входом блока 11 вычисления первых оценок, четвертым входом блока 18 корректировки и вторым входом сумматора 13. Второй выход и пятый входы блока 18 корректировки подключены соответственно к третьему входу группы 15 элементов ИЛИ и к выходу группы 21 элементов И, а его третий вход объединен с первым входом блока 11 вычисления первых оценок и третьим выходом Рсдв генератора 20 тактовой частоты, выход 4 которого соединен с входом генератора 9. Выход блока 11 вычисления первых оценок соединен с вторым входом группы 15 элементов ИЛИ, выход которого соединен с (N + 3)-м входом блока 17 памяти, Выходы с первого по (N + 1)-й блока 17 памяти подключены к (1 - N + 1)-м входам блока 22 индикации, (N + 2)-й вход которого соединен с первым входом генератора 20 тактовой частоты и клеммой

Риспыт. (N + 2)-й выход блока 17 памяти подключен к первому входу группы 21 элементов И и входу ПКН 14, выход которого подключен к второму входу блока 4 умножения. Первый выход генератора 9 перестраиваемой частоты объединен с входом объекта 1 и входом первого согласующего фильтра 2.N. Блок 23 управления первыми (N + 1)-ми выходами соединен с соответствующими

входами блока 17 памяти, блока 19 фиксации окончания измерения и коммутаторами 3, 7 и 12, третьим и пятым входом соединен с вторым и третьим выходом соответственно генератора 9 перестраиваемой частоты,

первым входом FT объединен с вторым выходом генератора 20 тактовой частоты, с вторым, (N + 4)-м и вторым входами соответственно ПНК 6, блока 17 памяти и блока 16 исходных данных, шестым входом объединен с выходом блока 19 фиксации окончания измерений и с третьим входом генератора 20 тактовой частоты, четвертым входом объединен с первым выходом блока 18 корректировки и четвертым входом блока 16

исходных данных, (N + 6)-й выход объединен с вторым входом блока 18 корректировки, пятым входом блока 16 исходных данных, (2N + 3)-м входом коммутатора 12, вторым входом группы 21 элементов И, (N + 3)-й

выход соединен с первым входом блока 16 исходных данных, (N + 4)-й выход - с (N + 5)-м входом блока 17 памяти, a (N + 5}-й выход объединен с третьим входом блока 16 исходных данных, (2N + 4)-м входом коммутатора

12 и вторым входом блока 11 вычисления первых оценок.

Второй коммутатор 7 (фиг. 2) содержит группы 24.1...24iN+1 элементов И.

Генератор 9 перестраиваемой частоты

(фиг. 3) содержит преобразователь код-напряжение (ПКН) 25, коммутатор 26, кольцевой регистр 27 сдвига, дешифратор 28 номера отсчета, блок 29 памяти отсчетов синусоидального сигнала, счетчик 30 количества отсчетов.

Блок 10 выделения старшего разряда (фиг. 4) содержит L триггеров 31.1-31.L памяти разрядов Мизм.п (без знака)элементы И32.1 - 32.Ы, элементы НЕ 33.1-33.L-1.

0 Блок 11 вычисления первых оценок (фиг. 5) содержит элементы И 34 и 35, регистры 36 и 37 сдвига, группу 38 элементов И.

Третий коммутатор 12 (фиг. 6) содержит элементы ИЛИ 39.1-39.2L+1 и группу эле5 ментов И 40.1-40.2N+2.

Блок 16 исходных данных (фиг. 7) содержит группу элементов И 41-44 и регистры 45-48 памяти исходных данных (Кнач.. Кнач.. Мкон.. А, Мкон).

Блок 18 корректировки (фиг. 8) содержит элементы И 49-52, сумматор 53, регистр 54 сдвига, элемент НЕ 55, счетчик 56 величины А, элемент 57 сравнения и группу 58 элементов И.

Блок 19 фиксации окончания измерений (фиг. 9) содержит элемент И 59, триггеры 60.1-60.N+1 и элементы И 61.1-61.N+1.

Генератор 20 тактовой частоты (фиг. 10) содержит задающий генератор 62, делитель 63 частоты (постоянный), элементы И 64-67, управляемый делитель 68 частоты и триггер 69 фиксации состояния устройства (рабочее или останов).

Блок 23 управления (фиг. 11) содержит элементы И 70-77, дешифратор 78 номера канала, элемент 79 задержки, счетчик 80 количества блоков, триггеры 81-85 записи Кнач, режимов 1, 2 и 3 и признака, что был режим 2 соответственно, элемент ИЛИ 86, счетчик 87 выдержки и элемент НЕ 88.

Устройство для определения амплитудно-частотных характеристик объектов работает следующим образом.

Через клемму Рисп в генератор 20 такто- вой частоты вводится код, определяющий испытательную частоту, которая фиксируется в блоке 22 индикации. После подачи сигнала Пуск на выходе генератора 20 помимо тактовой частоты формируются за- висимые от нее частота сдвига Рсдв(Рсдв FT), частота выдачи отсчетов синусоидального сигнала и независимая от Рисп частота режима выдержки Рв. По сигналу 1-й отсчет с выхода генератора 9 перестраиваемой час- тоты на входы объекта 1.1 и согласующего фильтра 2.1 поступают дискретные отсчеты синусоидального сигнала с частотой Р0тс, число которых за половину периода частоты равно т. Одновременно с этим в блоке 23 управления формируется режим Выдержка заданной длительности (заданного числа импульсов частоты Рв), достаточной для завершения переходных процессов во всех блоках испытуемого объекта и согласующих фильтров.

Наличие указанного режима в отличие от известного устройства позволяет исключить ошибку переходного процесса, что осо- бенно существенно для достаточно инерционных объектов. Параллельно из блока 16 исходных данных в ячейки блока 17 памяти записывается априорно заданное одинаковое для всех каналов начальное значение Кнач коэффициента усиления бло- ка 4 умножения. По окончании выдержки с прохождением сигнала 1-й отсчет, совпадающего по времени с передним фронтом сигнала первого канала в блоке 23 управления, производится сброс накапливающих

сумматоров 8 и затем с частотой Ft последовательное с помощью коммутаторов 3 и 7 накопление в сумматорах первого отсчета модуля сигнала соответствующего канала (с 1 по N + 1), умноженного в блоке 4 на величину Кнач. После m-ro отсчета содержимое накапливающих сумматоров соответствует сумме модулей сигналов за половину периода испытательной частоты Мнач.п. При этом одновременно с накоплением последнего отсчета для каждого канала вычисляется первое приближение значения коэффициента усиления Kin отличающегося от определяемого не более, чем в два раза (режим 2). Для этого в блоке 10 выделения старшего разряда определяются значения Мнач.п, как оценки Мнач.п по степени 2, а в блоке 11 вычисления первых оценок величины

- ,tf

Кнач Мкон

нач.п

0)

где Кнач. Мкон - априорно заданная величина, вводимая из блока 16 исходных данных.

Вычисление Kin сводится к операции сдвига Кнач. Мкон на число разрядов, равное показателю степени веса старшего значащего разряда Мнач.п. Тактовая частота сдвига равна Рсдв.

Сразу же по вычислению Kin его значение записывается в соответствующую данному каналу ячейку блока 17 памяти.

На следующем цикле так же, как и в предыдущий, начинающийся со сброса блоков 8 при совпадении сигналов 1-й отсчет и 1-й блок, накапливаются значения модулей сигналов каналов, измеренных при ранее определенных значениях Kin, извлекаемых из блока 17 памяти. Одновременно с накоплением последнего пл-го отсчета производится корректировка значений Kin (режим 3). Для корректировки на сумматоре 13 определяется знак разности между измеренными на этом цикле суммой модулей сигнала и заданной величиной Мкон. При положительном знаке (на первом цикле корректировки он всегда положителен, т.е. Kin всегда больше или равен определенному значению) в блоке 18 корректировки производится корректировка Kin по формуле

К|+1п Kin - д Kin

(2)

где в данном случае 1, А 2 . Сдвиговые операции для вычисления (2) также выполняются с частотой Рсдв.

Аналогичные циклы корректировок выполняются для каждого канала до тех пор, пока знак разности между текущим и заданным (конечным) значениями суммы модулей сигнала не станет отрицательным. После этого коэффициент усиления этого канала не корректируется, а в блоке 19 фиксации окончания измерений фиксируется признак окончания измерения. После того, как указанный признак будет выработан, по всем каналам блок 19 формируется признак Останов, завершающий измерение АЧХ на данный частоте. При этом на блоке 22 индикации выдаются значения коэффициентов усиления для всех каналов, отношения которых в нужном наборе определяет АЧХ как любых отдельных блоков, так и для их произвольных сочетаний.

Отметим, что параметр I однозначно связывает максимально возможное число циклов корректировки с точностью определения АЧХ, Так, например, при I 3 число циклов корректировки не превышает пяти (два с половиной периода испытательной частоты) при точности не хуже 5%.

Блоки устройства работают следующим образом.

На входы 1-Q групп элементов И 24.1- 24.N+1 коммутатора 7 (фиг, 2) поступает код ПНК (разряды 1-Q)c входа N + 2 блока. При приходе на управляющие входы Q + 1 групп элементов соответствующего номеру группы разрешающего сигнала 1-N+1 Выбор канала код ПНК передается на соответствующие выходы блока.

В исходном состоянии счетчик 30 генератора 9 перестраиваемой частоты (фиг. 3) обнулен, а в младший разряд регистра сдвига 27 занесена 1. В ячейках блока 29 памяти записано 2т кодов отсчетов синусоиды, соответствующее одному периоду испытательной частоты. Частота выдачи отсчетов определяется частотой поступления сигнала FOTC на вход кольцевого регистра 27 сдвига. Выходной код регистра управляет выдачей через коммутатор 26 одного из кодов, записанных в блоке 29 памяти. Коммутатор 26 состоит из 2т групп элементов И, на первые информационные входы которых поступают значения разрядов кодов отсчетов, а на вторые (управляющие) входы, которые объединены в каждой группе, сигнал с разряда кольцевого регистра сдвига, соответствующего номеру отсчета. Выходы групп элементов И объединяются по ИЛИ в соответствии с номером разряда. Таким образом, на выходе коммутатора 26 (на выходе групп элементов ИЛИ, количество которых определяется разрядностью кодов отсчета), формируется код отсчета, соответствующий

его номеру. Этот код поступает на ПНК и в аналоговом виде на вход объекта. На выходы 2 и 3 блока поступают управляющие сигналы 1-й и m-й отсчет с выхода дешифратора 28.

Эти сигналы определяют начало и конец каждого полупериода синусоидального сигнала. На входы триггеров 31,1-31.L блока 10 выделения старшего разряда (фиг. 4) поступают значения разрядов кода Мизм.пр. 2 без

знакового разряда (величина всегда положительная, так как это средний модуль). Наличие 1 на единичном выходе триггера 31.1 (старший разряд) запрещает прохождение всех последующих единичных значений

5 разрядов кода (входы 2 схем И). Аналогично наличие 1 на выходе любого следующего за старшим разряда, при нулевых старших разрядах, запрещает прохождение единичных значений последующих разрядов (входы 3 и

0 т.д.). Таким образом, на выходе блока - оценка величины Мизм.пр.2 по степени 2 снизу (Мнач.л), т.е. величина, содержащая только одну старшую значащую единицу код МИзм.пр2. В режиме 2 на регистр сдвига 36 блока

5 11 вычисления первых оценок Kin (фиг. 5) с блока 10 выделения старшего разряда с частотой сигнала Выбор канала поступает соответствующее этому сигналу выходное значение Мнач.п. На регистр 37 сдвига с та0 кой же частотой поступает значение КНач. Мкон. с выхода блока 16 исходных данных. При наличии сигнала р. 2 (режим 2) импульсы частоты Рсдв поступают на вход 1 регистров 36 и 37 сдвига, одновременно выполняя

5 сдвиг занесенных в них кодов до того момента, когда в младшем разряде регистра 36 появится 1 кода Мнач.п, которая запретит дальнейшее прохождение импульсов сдвига. При этом в регистре 37 находится

0 вычисленная величина Kin соответствующего канала, которая через группу элементов И 38 поступит на выход блока, .

На фиг. 6 входные сигналы N+2-2N+2 коммутатора 12 (коды выходных сигналов

5 накапливающих сумматоров 8.1-8.N+1) поступают на объединенные в соответствии с их номерами входы групп элементов И 40,1

и 40.N+2, 40.2 и 40.N+340.N+1 и 40.2N+2.

(О разряд кодов поступает только на груп0 пы 40.N+2-40.2N+2). При совпадении сигналов р. 2, поступающего с входа 2N + 4 блока на входы (L + 1) -и групп элементов И.40.1- 40.N+1 или р.З, поступающего с входа 2N + 3 блока на входы (L + 1)-й групп элементов И

5 40.N+2-40.2N+2 и одного из входных сигналов 1-N+1 Выбор канала блока, поступающего на входы (L + 2)-й групп элементов И

40.1 и 40.N+2, 40.2 и 40.N+340.N+1 и

40.2N+2 -.оответственно, выходной сигнал одной из групп элементов И через элементы ИЛИ

39.1-39.L или 39.L+1-39.2L+1 поступает на выход 2 или 1 блока (МИэм.пр.2 или Мизм.пр.з).

В регистры 45-48 блока 16 исходных данных (фиг. 7) перед началом работы заносятся заданные значения величин КНач., КНач. Мкон., А и - Мкон. При наличии сигнала Разрешение считывания КНач., который выдается в режиме 1 на время (N + 1) FT, по каждому значению FT заданное на регистре 45 значение Кнэч. через группу элементов И 41 поступает на выход блока, откуда по сигналу Запись Кп из блока 23 управления будет нанесено в соответствующую сигналу Выбор канала ячейку памяти блока 17 памяти Кп. После записи значения КНач. в (N + 1}-ю ячейку памяти блока 17 сигнал Разрешение считывания КНач. снимается, запрещая дальнейшее считывание.

Аналогично при наличии сигналов р. 2 (режим 2), р. Зк (режим 3 корректировки) или р. 3 (режим 3) по каждому значению FT с регистров 46-48 считываются через группы элементов 42-47 занесенные в них значения Кнач. Мкон.. А или - Мкон. соответствен- но,

В исходном состоянии счетчик 56 блока 18 корректировки (фиг. 8) обнулен. На вход 3 сумматора 53 с блока 17 памяти Кт поступает значение Кп, соответствующее сигналу Выбор канала. На вход 2 сумматора 53 с блока 16 исходных данный поступает с частотой сигнала Выбор канала величина,

равная - Кп . Эта величина формируется

на регистре 54 сдвига следующим образом. По совпадению сигналов Разрешение корректировки Кп и р. 3 (режим 3) формируется сигнал р. Зк, который разрешает прохождение импульсов Рсдв. через элемент И 51 на вход счетчика 56 и через элемент И 50 на вход регистра 54 сдвига. Импульсы сдвига на вход регистра 54 будут проходить до тех пор, пока величина в счетчике А (количество импульсов сдвига) не будет равна заданной величине А, которая поступает на вход блока с частотой сигнала Выбор канала с блока 16 исходных данных. При равенстве величин в счетчике А и заданного значения А на выходе схемы сравнения формируется сигнал, который через элемент НЕ 55 запретит прохождение сигнала РСдв на регистр 54, сбросит в О счетчик А и сформирует при наличии сигнала Разрешение корректировки Кп сигнал Разрешение суммирования, поступающий на управляющий вход 1 сумматора 53. При этом на сумматоре сформируется величина

K|+in Kin - д- Km,

которая через группу элементов И 58 при наличии сигнала р. Зк (режим 3 корректировки) поступит на выход блока и заменит соответствующее значение в блоке 17 памяти 5 коэффициентов,

В исходном состоянии триггеры 60.1- 60.N+1 блока 19 фиксации окончания измерений (фиг. 9) устанавливаются в нулевое состояние. При совпадении сигналов Вы10 бор канала и сигнала Разрешение записи признака окончания измерения, который поступает в режиме 3, если сумма Мизм.пр.з- Мкон. 0, устанавливается в 1 соответствующий сигналу Выбор канала триггер

5 60.1-60.N+1. Сигналы с единичных выходов триггеров поступают на соответствующие их номерам входы элемента И 59. При установлении всех триггеров в 1, т.е. при установке признаков окончания измерений по

0 всем каналам, на выходе элемента И 59 формируется сигнал Останов, который фиксирует окончание измерений заданной испытательной частоте.

Сигнал с задающего генератора 62 гене5 ратора 20 тактовой частоты (фиг. 10) одновременно поступает на вход постоянного делителя 63 и вход 2 управляемого делителя 68, на вход 1 которого поступает сигнал Риспыт., задаваемый перед началом работы,

0 определяющий требуемое значение испытательной частоты. При наличии сигнала Пуск триггер 69, который при включении питания был установлен в нулевое состояние, устанавливается в состояние 1 и раз5 решает прохождение сигналов частоты Рв с выхода постоянного делителя через элемент И 64, FT, Рсдв И FQTC С ВЫХОДОВ 1-3 управляемого делителя через элементы И 65-67 на выходы 1-4 блока соответственно.

0 При поступлении сигнала Останов выдача сигналов FB, FT, Рсдв и Роте прекращается,

Управление работой устройства выполняется блоком 23 управления (фиг. 11). По сигналу Пуск, поступающему на вход 2

5 генератора тактовых импульсов, происходит установка исходного состояния элементов блока 23: устанавливается нулевое состояние счетчиков 80 и.87, триггеров 83- 85 и единичное состояние триггеров 81 и 82,

0 а также на входы 1 и 2 блока начинают поступать сигналы FT и FB.

Сигнал FT, поступая на вход счетчика 80, во всех режимах работы устройства формирует через дешифратор 78 управляющие

5 сигналы Выбор канала, поступающие на

. выходы 1-N+1.блока.

В режиме выдержки (р. 1) сигнал с единичного выхода триггера 82 разрешает прохождение импульсов FB на вход счетчика 87, который, отсчитав заданное количество импульсов, установит в О триггер 82, закончив тем самым режим выдержки. В режиме р. 1 за первые (N + 1) FT происходит также выработка строба Разрешение считывания Кнач, поступающего на выход N+3 .блока который снимается сигналом (N + 1}-й канал, поступающим на вход Уст. О триггера 81. Одновременно в течение первых (N + 1) FT через элемент ИЛИ 86 подается разрешение на прохождение сигнала FT через элемент И 72 и элемент 79 задержки, на выходе которого формируется сигнал Запись Кп, поступающий на выход N + 4 блока. Сигнал Запись Кп формируется также в режимах р. 2 и р. Зк.

Режим 2 устанавливается в устройстве при поступлении на вход Уст. 1 триггера

83сигнала, который является совпадением сигнала р. 1, поступающего на вход 2 элемента И 75 с О выхода триггера 82, сигнала m-й отсчет, поступающего на вход 1 элемента И 75 с входа 5 блока и признака Режима 2 не было, который поступает на вход 3 элемента И 75 с О выхода триггера 85. Одновременно с установкой в 1 триггера 85, который сохраняет свое состояние до прихода следующего сигнала Пуск. Режим 2 заканчивается установкой триггера 83 в О, поступающего с выхода элемента И 74 при совпадении сигналов р. 2, Запись Кп и сигнала N + 1 Выбор канала (входы 1-3 элемента И 77). Сигнал р. 2 поступает на выход N + 5 блока.

Режим 3 устройства устанавливается при поступлении на вход Уст. 1Н триггера

84сигнала с выхода элемента И 76, который является совпадением сигналов Режим 2 был, р. 1 и m-й отсчет, поступающих на входы 1,3 и 2 элемента И 76 соответственно. Сигнал р. 3 поступает на выход N + 6 блока. Заканчивается режим 3 поступлением сигнала с выхода элемента И 73, который является совпадением сигналов р. 3, Нет останова (ОСТ) через элемент НЕ 88 с входа 6 блока, и сигнала N + 1 Выбор канала, поступающих на входы 2, 3 и 1 соответственно.

Формула изобретения Устройство для определения амплитудно-частотных характеристик объектов, содержащее генератор перестраиваемой частоты, два согласующих фильтра, входами подключенные к входной и выходной клеммам для подключения объекта измерения, а выходами - к информационным входам первого коммутатора, последовательно соединенные блок выделения модуля и преобразователь напряжение-код, первый и второй накапливающие сумматоры, блок памяти, генератор тактовой частоты, блок

управления и блок индикации отличающееся тем, что, с целью расширения функциональных возможностей путем одновременного определения частотных характеристик отдельных блоков испытуемого объекта и их соединений при повышении точности и быстродействия измерений, в него введены дополнительно N - 1 согласующих фильтров и накапливающих суммато0 ров, блок умножения, второй и третий коммутаторы, сумматор, блок выделения старшего разряда, блок вычисления, блок корректировки, блок фиксации окончания измерения, блок исходных данных, группа

5 элементов И, группа элементов ИЛИ и преобразователь код-напряжение, при этом блок умножения первым входом подключен к выходу первого коммутатора, а выходом - к первому входу преобразователя напряже0 ние-код, информационный вход второго коммутатора соединен с выходом преобразователя напряжение-код, выход - с информационными входами накапливающих сумматоров, а N + 1 управляющих входов 5 с соответствующими входами первого и третьего коммутаторов, блока памяти, блока фиксации окончания измерений и с соответствующими выходами блока управления, управляющие входы накапливающих

0 сумматоров соединены между собой и подключены к (N + 2)-му выходу блока управления, а их выходы соединены с информационными (N + 2 - 2N + 2)-ми входами третьего коммутатора, (2N + 3}-й вход

5 коммутатора объединен с вторым, пятым и вторым входами соответственно группы элементов И, блока исходных данных и блока корректировки соответственно, и с (N + 6)-м выходом блока управления, (2N + 4)-й

0 вход коммутатора - с вторым и третьим входами блоков вычисления и исходных данных и с (N + б)-м выходом блока управления, второй выход коммутатора через блок выделения старшего разряда - с четвертым вхо5 дом блока вычисления, а первый выход - с первым входом сумматора, выход которого объединен с (N + 2)-м входом блока фиксации окончания измерения и первым входом блока корректировки, третий вход блока

0 корректировки объединен с третьим выходом генератора тактовой частоты и с первым входом блока вычисления, первый, второй, третий и четвертый выходы блока исходных данных соединены с первым,

5 третьим, четвертым и вторым входами блоков группы элементов ИЛИ, вычисления корректировки и сумматора соответственно, первый вход блока исходных данных подключен к (N + 3)-му выходу блока управ- ления, четвертый - к первому выходу блока

корректировки и четвертому входу блока управления, а второй вход объединен с вторым входом преобразователя напряжение-код, первым входом блока управления, (N + 4)-м входом блока памяти и вторым выходом генератора тактовой частоты, пятый вход блока корректировки соединен с выходом группы элементов И, второй выход-с третьим входом группы элементов ИЛИ, второй вход которой подключен к выходу блока вычисления, а выход - к (N + 3)-му входу блока памяти, (N + 5)-й вход блока памяти соединен с (N + 4)-м выходом блока управления, его выходы с первого по (N + 1)-й - с блоком индикации, a (N + 2)-й выход - через преобразователь код-напряжение с

0

5

вторым входом блока умножения и с первым входом группы элементов И, первый вход генератора тактовой частоты соединен с (N + 2)-м входом блока индикации, третий вход - с выходом блока фиксации окончания измерения и с шестым входом блока управления, а первый выход - с вторым входом блока управления, первый вход, второй и третий выходы генератора перестраиваемой частоты подключены соответственно к четвертому выходу генератора тактовой частоты, третьему и пятому входам блока управления, а первый выход генератора подключен к входной клемме для подключения объекта исследований,

Изобретение может быть ислользовано при исследовании и контроле систем и объектов автоматического управления. Цель изобретения - расширение функциональных возможностей - достигается путем одновременного определения частотных характеристик блоков испытуемой системы и их соединений при повышении точности и быстродействия системы, для чего по окончании второго цикла для всех каналов устанавливаются значения коэффициентов, отличающиеся от искомых не более чем в два раза, а число последующих циклов ограничено и однозначно связано с априорно заданной точностью. При работе устройства синусоидальный сигнал с генератора перестраиваемой частоты поступает на вход исследуемого объекта. Этот же сигнал и сигналы с точек соединения блоков системы после прохождения через согласующие фильтры, коммутатор, блок умножения, блок модулей преобразуются в цифровую форму и накапливаются параллельно в накапливающих сумматорах, число которых соответствует числу каналов. Во время первого цикла накопления, длящегося как и все последующие половину периода испытательной частоты, коэффициент усиления блока умножения устанавливается одинаковым для всех каналов. В последующих циклах для каждого канала индивидуально автоматически подбирается такой коэффициент усиления, при котором суммарный сигнал на всех накапливающих сумматорах оказывается одинаковым и равным заданному значению. Значения обеспечивающих это условие коэффициентов усиления блока умножения для всех каналов, хранящиеся в блоке памяти и выведенные на блок индикации, позволяют определить значения АЧХ всех исследуемых блоков. 12 ил. Ё О 00 чэ 00 V4 0

Фиг

Ма$ходнс8,

л Код ПИК выбор 1 + (пиг.г

1689876

На food HC8 г

MfffaodtfCffw

со f- oo

O

со to

Zd и мпц

г

I

l±

Фм.1

I

If -S

Фкг.8

1

ъ it $f ss Ј

J П

6 гпф VI/VHDM dogiqg

goHouiOQ 9

ю h- оо сп

со

(О

Фиг.2а

t III Ml HI III III III III lll- -lll Ml III Ml

2 I

I

I

Ч

-I

Ч

ж

J

и

м

(Р+1}1отС

(P+Vrr omc (prt)lomc

1

I

I

Ч

(р+2)т0тс