Микропрограммное устройство управления Советский патент 1990 года по МПК G06F9/22 

информационными входами коммутатора адреса, выход которого соединен с ин-j Цюрмационным входом счетчика адреса, Выход первого разряда признака режима сравнения регистра логических ус- повий соединен с первыми входами сумматоров по модулю два второй группы, инверсные выходы которых соединены с Вторыми входами элементов импликации Группы, выходы которых соединены с лервыми входами элементов И второй .Группы, вход комплекса логических условий устройства соединен с вторыми входами сумматоров по модулю два пер- Вой и второй групп, выход второго разряда признака режима сравнения регистра логических условий соединен с вторыми входами элементов Я первой и второй групп, выходы которых соединены с вторыми входами элементов ИЛИ группы, выходы которых соединены с входами элемента И, выход коммутатора логических условий соединен с вторым входом элемента ИЛИ, выход которого соединен с входом счета/записи счетчика адреса, выход которого соединен с информационным входом блока памяти микрокоманд, выход признака конца команды регистра микроопераций соединен с управляющим входом коммутатора адреса.

Цель изобретения - повышение быстродействия устройства и сокращения оборудования блока памяти устройства. Устройство содержит блок памяти микрокоманд, счетчик адреса, регистр логических условий, дешифратор логических условий, коммутатор логических условий, элемент И, группу элементов импликации. Дополнительно введены регистр микроопераций, коммутатор адреса, триггер пуска, генератор тактовых импульсов, элемент ИЛИ, группу элементов ИЛИ, две группы сумматоров по модулю два, две группы элементов И.

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управлеHim в специализированных вычислительных машинах или комплексах программного логического управления,, особенно для реализации алгоритмов, требующих одновременного анализа большого количества логических условий.

Цель изобретения - сокращение объема оборудования блокд памяти микг рокоманд и повышение быстродействия устройства.

На фиг. I приведена функциональг Ная схема предлагаемого микропрограммного устройства управленияj на фиг. 2. - форматы реализуемых микрокоманд .

Микропрограммное устройство управления (фиг. 1) содержит блок 1 памяти микрокоманд (с выходами 1.1 - поля микроопераций, 1.2- поля кода логических условий, 1.3 - поля адре- са), счетчик 2 адреса, регистр 3 микроопераций, регистр 4 логических условий, дешифратор 5 логических усло- .вий, коммутатор б логических условий, коммутатор 7 адреса, триггер 8 пуска, генератор 9 тактовых импульсов (с выходами 9.1 - первого тактового импульса, 9,2 второго тактового им™ пульса), элемент И Ю, элемент ИЛИ 31 первую 12.1 - 12. Kin и вторую 13.1 - 33.Kin группы сумматоров по модулю два, первую 14.1 - 34,Km и вторую 15.1 - 15.Km группы элементов И,групт пу элементов 16,3 - импликации,

группу элементов ИЛИ 17.1 - 17.Km, вход 18 пуска устройства, вход 39 кода команды устройства, вход 20 одиночных логических условий, вход 21 комплекса логических условий, выход 22 микроопераций устройства, выходы 22.1 и 22.2 признака конца команды и признака конца работы соответственно.

Микропрограммное устройство управления работает в следующих режимах.

Первый режим: реализация линейных микрокоманд; реализация микрокоманд ветвления с одиночными логическими условиями.

Бтарой режим: реализация микрокоманд ветвления с комплексами логических условий - проверка части элементов К,, Кг,..., Km всего множества Гх логических условий на равенство их единице; проверка части элементов Јкд, K,...,КГОЯ всего множества Јх} логических условий на равенство их нулю; проверка всего комплекса (множества) логических условий заданному значению.

В исходном состоянии все элементы схемы приведены в нуль. Только в разряде микрооперации, соответствующем выходу 22.1 регистра 3, записана единица (цепи приведения схемы в исходное условно не показаны)«

Работа устройства начинается после поступления на вход 38 сигнала Пуск, по которому устанавливается в единичное состояние триггер 8. Генератор 9 начинает работу. По первому тактовому импульсу с выхода 9.1 генератора

51

9 в счетчик 2 адреса заносится код реализуемой команды с входа 19 устройства через первый информационный вход коммутатора 7, при единичном сигнале признака конца команды с выхода 22.1 регистра 3. По коду адреса, считанному из счетчика 2 из блока памяти 1, выбирается микрокоманда. Далее рассмотрим работу устройства в приведенных режимах.

Первый режим. С блока 1 памяти выбирается линейная микрокоманда, код операционной части которой поступает на информационный вход регистра 3. Поле адреса и логических условий в Формате линейных микрокоманд не занято полезной информацией. По заднему фронту второго тактового импульса с выхода 9.2 генератора 9 с выхода регистра 3 сигналы микроопераций поступают на выход 22 микроопераций устройства.

Очередной первый тактовый импульс с выхода 9.1 генератора 9 поступает на счетный вход счетчика 2 адреса. В счетчик 2 заносится единица, т.е. адрес очередной микрокоманды увеличивается на единицу. Все линейные микрокоманды реализуются аналогично описанному алгоритму.

С блока 1 памяти выбирается микрокоманда условного перехода. По выполнению логического условия, код номера которого записан в коде микрокоманды, дешифратор 5 расшифровывает этот код и значение выполненного логического условия поступает на один из 1 информационных входов коммутатора б . С выхода коммутатора 6 это значение поступает через элемент ИЛИ 11 на управляющий вход счетчика 2, на информационный вход которого поступает код адреса с выхода коммутатора 7 адреса. В случае невыполнения логического условия в счетчик адреса заносится единица.

Второй режим. В предлагаемом устройстве реализуется возможность одновременной проверки целого комплекса условий из числа логических условий, сигналы о выполнении которых поступают на вход 21 логических условий устройства.

С поля 1.3 блока памяти микрокоманд в регистр 4 логических условий заносится позиционный код, соответствующий проверяемому комплексу логических условий и содержится в коде

43-4026

нирокоманды. При этом каждому логическому условию s сигналы которых поступают на вход 21 логических условий устройства, в регистре 4 должен соответствовать свой разряд. В зависимости от значения разрядов признака режима сравнения устройство реализует ту или иную конфигурации элемен10 тов множества на проверку их равенства единице, нулю или требуемому значению.

Режимы работы устройства в зависимости от значения первого и второго

15 разрядов, признака режима сравнения приведены в таблице.

, Пусть необходимо проверить логическое условие из проверяемого ком- 2Q плекса на равенство их единице. Значение первого разряда признака режима сравнения равно единице, второго - нулю.

Сигналы с выходов К1 и Km регист- 25 Ра 4 поступают на соответствующие

входы первой группы сумматоров по модулю два 12.1 - 12.Km и на первые инверсные входы соответствующих элементов импликации 16.1 - 16.Km, значения 0 проверяемых К1 и Km с входа 21 (если они равны единице) поступают на соот- .ветствующие вторые входы второй группы сумматоров по модулю два 13.1 - 13.Кга, на соответствующие первые вхо- ды которой поступает единичное значение первого разряда признака режима сравнения. Единичные значения с соответствующих выходов второй группы сумматоров по модулю два 13.1 -13.Km Q через вторые входы соответствующих элементов группы элементов импликации 36.1 - 16.Km поступают на первые входы соответствующих элементов И второй группы элементов И 15,1 - 15.Km. На 5 вторые входы соответствующих элементов И 15.1 - 15.Km поступает нулевое разрешающее значение второго разряда признака режима сравнения. Единичные значения с выходов соответствующих 0 элементов И второй группы элементов И 15.1 - 35.Km через соответствующие элементы ИЛИ группы элементов ИЛИ 17.1 - 17.Km поступают на соответствующие входы элемента И 30. На ос- 5 тальных входах элемента И также присутствуют одиночные сигналы. Элемент И 10 открыт. Сигнал с его выхода поступает на (1+1)-и рмационный вход коммутатора 6. С выхода последнего единичный сигнал через элемент ИЛИ 11 поступает на вход счета запис счетчика 2. С входа коммутатора 7 адреса на информационный вход счетчика поступает код адреса условного перехода, по которому выбирается очередная микрокоманда. Если значения первого и m-го проверяемых логических условий (при проверке их на единицу) равны нулю, то элемент И 10 закрыт В счетчик 2 адреса добавляется единица.

Проверка логических условий (например К и К) из проверяемого ком- плекса на нуль происходит аналогично описанному алгоритму. При равенстве Нулю проверяемых значений К,, и Кр на Выходе И)10 присутствует единичный Сигнал, а при равенстве единице эле- мент И 10 закрыт. Значение разрядов признака режима сравнения в данном случае равно нулю.

При проверке комплекса логических условий заданному значению с выходов регистра 4, соответствующих разрядам

IZI

Вид режима

Проверка заданных логических условий на О

Проверка заданных логических условий на 1

Проверка заданного комплекса логических условий

требуемому значению

ч Не используется

тех логических условий, проверка которых ра-зрешена, считываются коды , этих логических условий. При равенстве кодов логических условий заданному значению и единичном значении второго разряда признака режима сравнения элемент И 10 открыт, в противном случае элемент И 10 закрыт. В первом случае в счетчик 2 заносится код адреса условного перехода с коммутатора 7 адреса, во втором случае в счетчик 2 добавляется единица. Микрокоманда, предшествующая записи кода комплекса логических условий в регистр 4, является не специальной, а может нести полезную информацию в операционном поле микрокоманды.

При реализации последней микрокоманды микропрограммы с выхода 22.2 регистра 3 считывается сигнал конца работы и поступает на вход установки в нуль триггера пуска. Триггер обнуляется и устройство прекращает работу.

i С

реализации мнейнго мн