Цифровой синтезатор частот Советский патент 1991 года по МПК G06F1/02 

(Л

С

Изобретение относится к радиотехнике и может использоваться в циф-- ровых синтезаторах частот. Цель изобретения - расширение диапазона синтезируемых колебаний в сторону высоких частот. Цифровой синтезатор частот содержит накопитель 1 кода, блок 2 памяти амплитуд, цифроаналоговый преобразователь 3, фильтр 4 низких частот, выходную шину 5 устройства, опорный генератор 6, блок 7 синхронизации устройства, коммутатор 8, умножитель 9, N сумматоров 10, входную шину 11 кода установки частоты, входную шину 12 кода формирования фазома- нипулированного сигнала, N-1 блоков 13 фазового сдвига, N регистров 16. Поставленная цель достигается за счет. введения N регистров и N-1 сумматоров. 1 ил.

Изобретение относится к радиотехнике и может использоваться в цифро- - вых синтезаторах частот, основанных на вычислении выборок синусоиды.

Цель изобретения - расширение диапазона синтезируемых колебаний в сторону высоких частот.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Цифровой синтезатор частот содержит накопитель 1 кода, блок 2 памяти амплитуд, цифроаналоговый преобразователь (ЦАП) 3, фильтр нижних частот (ФНЧ) 4, выходную шину 5 устройства, олорньй генератор (ОГ) 6, блок синхронизации устройства (БС) 7, коммутатор. 8, умножитель 9, N сумматоров 10,

входную шину 11 кода установки частоты, входную шину 12 кода формирования фазоманипулированного сигнала, N-1 блоков 13 фазового сдвига, каждый из , которых содержит формирователь 14 весового коэффициента сдвига, сумма- тор-вычитатель 15, и N регистров 16.

Принцип действия цифрового синтезатора частот по фиг.1 основан на одновременном формировании кодов N точек отсчета фазы синтезируемого колебания дискретно сдвинутых Друг относительно друга на определенную величину с последующим выбором кодов данных точек отсчета фазы в определенной последовательности в фиксированные -моменты времени для получения

О 00

ю ю со VI

требуемой формы вькодного синтезируемого колебания.

Синтезатор частот работает следую- щим образомо

На шине 11 кода установки частоты устанавливается кодированное значение синтезируемой частоты К (код установки частоты). Это число поступает на вход умножителя 9 кодов, на выходе которого формируется код числа, равный K«N, где N - число каналов устройства При числе каналов, равном 2п (,2,3..,), умножитель 9 кода представляет собой регистр сдвига, который выполняет операцию сдвига кода К на п разрядов в сторону увели. чения кода Накопитель 1 кода с тактовой частотой , где f0 частота опорного генератора 6, накапливает код K-N, в результате чего на его выходе в каждый тактовый момент времени Ц- ,1,2,3 - целые числа, формируется код числа, которое пропорционально фазе синтезируемого колебания. Код К установки частоты одновременно поступает на входы формирователей 14 весового коэффициента сдвига N-1 блоков 13 фазового сдвига. Формирователь 14 весового коэффициента сдвига выполняет операцию умножению кода К установки частоты на постоянный коэффициент, равньй номеру блока фазового сдвига, В результате чего на его выходе образуются коды чисел, равные, по каждому каналу соответственно, K,2KS oc(N-1)K, которые в сумматорах- вычитателях 16 добавляются к выходному коду фазы накопителя 1 кодов, Таким образом, на выходе блоков 13 фазового сдвига в тактовые моменты времени tr формируются N-1 кодов чисел,, пропорциональных фазе синтезируемого колебания, но смещенных относительно выходного кода накопителя 1 соответственно на К,2К,,„. (N-1)K. Выход накопителя 1 кодов

и выходы N-1 блоков 13 фазового сдвига подключены к информационным входам регистров 16. Регистры 16 по тактовым импульсам с частотой fT f0/N переписывают информацию с входа на выход и далее на вторые входы соответствующих фазосдвигающих сумма- горов 10,, На выходах этих сумматоров каждый тактовый момент времени t-j- формируются N кодов чисел, пропорциональных фазе синтезируемого колебания

10

1689937л

с учетом сдвига фазы Ц, задан.-i/го кодом формирования фазоманипулир -ванно- го сигнала, поступающего на nei вые входы фазосдвигающих сумматоров 10 с управляющей шины 12 кода формирования фазоманипулированного сигнала. С выходов сумматоров 10 коды поступают на соответствующие информационные входы коммутатора 8 из N я один.

Коммутатор 8 с частотой синхронизации f0 в последовательности, задаваемой блоком 7 синхронизации, пропускает на выход входные коды таким образом, что за время (время одного такта работы накопителя 1) на его выходе формируется последовательность кодов чисел, соответствукичяя фазовым точкам синтезируемого колебания: 0+ср. К+1& 2K+vf, ... (N-1)K+lf- в первый такт работы накопителя, NK+lft (N+1)K+lЈ (N+2)K+U7, ... (2N-1)X-t во второй такт; (2N+1)x

K+Lf, . .. (ЗМ-1)К+Ц в третий такт 25 и т.д., т.е. на выходе коммутатора 8

15

20

35

40

45

50

55

в каждый тактовый момент времени t0 :ЬТ0, ,1,2,3 «о. код фазы выходного синтезируемого колебания изменяет-, ся на величину, равную коду частоты 30 К, в то время как на выходе накопителя 1 кода и фазосдвигающих сумматоров 10 информация меняется на величину и только к моменту времени tT i-T., 5 . Таким образомэ тактовая частота работы накопителя кода 1 синтезатора по фиг,1 и устройства- прототипа одинакова, а фазосдвигающих сумматоров 10 - в N раз ниже тактовой частоты работы фазосдвигаю- щего сумматора устройства-прототипа0

С коммутатора 8 код числа, пропорциональный фазе синтезируемого колебания, поступает на блок 2 памяти амплитуд Блок 2 памяти амплитуд представляет собой фазо-синусный преобразователь и осуществляет переход от отсчетов кода фазы к отсчетам кода амплитуды синтезируемого колебания, который преобразуется в аналоговую величину, т0е0 в напряжение, соответствующее входным кодам, з цифроанало- говом преобразователе (ЦАЛ) 3. Ступенчатый сигнал с выхода ЦАП 3 сглаживается фильтром 4 о

В устройстве-прототипе в N раз снижается тактовая частота работы накопителя кодов f-р- относительно частоты синхронизации всего устройства fo. При этом быстродействие

5

0

5

0

5

в каждый тактовый момент времени t0 :ЬТ0, ,1,2,3 «о. код фазы выходного синтезируемого колебания изменяет-, ся на величину, равную коду частоты 0 К, в то время как на выходе накопителя 1 кода и фазосдвигающих сумматоров 10 информация меняется на величину и только к моменту времени tT i-T., 5 . Таким образомэ тактовая частота работы накопителя кода 1 синтезатора по фиг,1 и устройства- прототипа одинакова, а фазосдвигающих сумматоров 10 - в N раз ниже тактовой частоты работы фазосдвигаю- щего сумматора устройства-прототипа0

С коммутатора 8 код числа, пропорциональный фазе синтезируемого колебания, поступает на блок 2 памяти амплитуд Блок 2 памяти амплитуд представляет собой фазо-синусный преобразователь и осуществляет переход от отсчетов кода фазы к отсчетам кода амплитуды синтезируемого колебания, который преобразуется в аналоговую величину, т0е0 в напряжение, соответствующее входным кодам, з цифроанало- говом преобразователе (ЦАЛ) 3. Ступенчатый сигнал с выхода ЦАП 3 сглаживается фильтром 4 о

В устройстве-прототипе в N раз снижается тактовая частота работы накопителя кодов f-р- относительно частоты синхронизации всего устройства fo. При этом быстродействие

устройства определяется быстродействием блоков фазового сдвига и фазо- сдвигакдцего сумматора, потому что время, отводимое блоком фазового сдвига для формирования выходного кода, неодинаково по каналам, определяется периодом импульсов синхронизации устройства и порядковым номером блока фазового сдвига и изменяется от Ть (для первого блока фазового сдвига) ;ю (N-1) Tft (для N-1 блока фазового сдвига). Вге ш, отводимое для срабатывания фазосдвигающего сумматора, также определяется периодом импульсов синхронизации Те.

Введение регистров позволяет снизить требования к быстродействию блоков фазового сдвига, так как время формирования кодов в каналах становится одинаковым и равным периоду тактовых импульсов работы накопителя кодов , т, е о увеличивается в N раз по сравнению с устройством- прототипом.

Введение сумматоров, включенных перед коммутатором, увеличивает допустимое время срабатывания этих устройств в N раз, т.е. время срабатыкания фазосдвигающих сумматоров увели- ходу накопителя кодов, входы регист- чивается до одного периода тактовой частоты работы накопителя кодов Т N T0 - в N раз по сравнению с устройством-прототипом.

Формула изобретения

Цифровой синтезатор частот, содержащий накопитель кодов, первый сумматор, блок памяти амплитуд, опорньй генератор, блок синхронизации, N-1

35

40

ров с второго по N-ый подключены к соответствующим выходам N-1 блоков фазового сдвига, выходы регистров с 1-го по N-ый подключены к вторым входам соответствующих сумматоров, выходы которых подключены к соответствующим информационным входам коммутатора выход которого подключен к входу блока памяти амплитуд, входы синхронизации регистров подключены к первому выходу блока синхронизации.

ив

я

10

15

20

25

блоков фазового сдвига, где N - ч гс каналов синтезатора, умножитель ) ко: мутатор, причем вход кода фазоманипу- лировачного сигнала синтезатора подключен к первому входу первого сумматора s вход кода установки частоты синтезатора подключен к входу умножителя и к входам кода установки частоты N-1 блоков фазового сдвига, виход умножителя подключен к входу накопителя кодов,, выход которого подключен к входам кода фазы N-1 блоков фазового сдвига, выход опорного генератора подключен к входу блока синхронизации, первый выход которого подключен к входу синхронизации накопителя кодов, группа выходов блока синхронизации подключена к управляющим входам коммутатора, выход блока памяти амплитуд подключен к выходу синтезатора, отличающийся тем, что, с целью расширения диапазона синтезируемых колебаний в сторону высоких частот, в него введены N регистров и N-1 сумматоров, первые входы которых объединены и подключены к входу кода фазоманипулированного сигнала, вход первого регистра подключен к выходу накопителя кодов, входы регист-

ров с второго по N-ый подключены к соответствующим выходам N-1 блоков фазового сдвига, выходы регистров с 1-го по N-ый подключены к вторым входам соответствующих сумматоров, выходы которых подключены к соответствующим информационным входам коммутатора, выход которого подключен к входу блока памяти амплитуд, входы синхронизации регистров подключены к первому выходу блока синхронизации.

I1 I

I Ъ W Ъ l- I,.,I II