Устройство для контроля логических блоков Советский патент 1991 года по МПК G06F11/26 

Изобретение относится к вычислительной технике и может найти применение в схемах встроенного контроля логических блоков, в частности ПЛМ.

Цель изобретения -увеличение быстродействия и упрощение устройства.

На чертеже приведена функциональная схема предложенного устройства.

.На схеме позицией 1 обозначен контролируемый блок, в качестве примера которого рассматривается программируемая логическая матрица (ПЛМ).

Устройство содержит m-входовой сумматор 2 по модулю два, 3-входовой сумматор 3 по м одулю два, D-триггер 4, (п+2)-разрядный регистр 5 сдвига, D-триггер 6, элемент И 7, вход 8 сигнала Пуск, вход 9 задания режима, группу 10 входов начальной установки, выход 11 сигнала ошибки.

В режиме обычного функционирования ПЛМ 1 реализует m функций от п аргументов f) (xi,...,xn) при ,2m. Значения аргументов подаются на первые п входов ПЛМ 1, а

значения функций снимаются с первых m выходов ПЛМ 1.

В режиме контроля на первый разряд регистра 5 поступает сигнал

%

f fl(xiхп)ф ...®fm(xiXn) 1

fo(xiXn)©xn+ 1.

Регистр 5, ПЛМ 1, сумматор 2 вместе с обратными связями образуют автономный генератор, диаграмма переходов которого состоит только из циклических компонент,

Пусть состояние регистра 5 xiхп+2 есть

состояние этого генератора в момент t. Обозначим состояние генератора в момент t+1 как xi,...,Xn+2. Имеют место уравнения переходов:

Чи/

е

Os

ю ел

00

о

|Ьь

xi f0 (xiхп )Фхп + 1

Х2 Х1

.«

Хп + 1 ХП

Lxn +2 хп + 1

Из системы (1) находим выражение xi, ,n-И через xj, ,n+2:

:Х1 Х2 Х2 Х15

Хп ХП + 1 ХП + 1 X1$f0 (Х2 ХП + 1

Пусть при программировании на rn+1-м вы- ходе ПЛМ 1 была реализована функция

f(x2xn+ i). Из равенства Хп+ 1 хп+ 2

следует, что для исправной ПЛМ 1: Xn+2@xi$ fo(x2,...,xn+i) 0. Поэтому при исправной работе ПЛМ 1 состояние D-триггера 4 соответствует сигналу О. Если же в каком-либо такте D-триггер 4 перейдет в состояние, соответствующее сигналу 1, то это сигнализирует о неисправности ПЛМ 1.

Устройство работает следующим образом.20

Режим контроля. Режим контроля обеспечивается подачей единичного сигнала по входу 9. После подачи единичного сигнала по входу 9 на вход 8 подается сигнал Пуск. Этот сигнал вызывает синхронно с такто- вым сигналом появление единичного сигнале на выходе триггера 6, который, в свою очередь, устанавливает в нулевое состояние GH$B$#rep 4. Одновременно нулевой сигнал с шж$$а элемента И 7 подается на V-вход ™ рвРШЪ&а 5, обеспечивая режим параллельной регистра 5 с установочных входов 10, Э«ам обеспечивается первая проверка соотношения xn+2®xi®fo{x2,...,xn+i) 0 после снятия сигнала Пуск. Поэтому начальное значение (п+2)-го разряда регистра 5 подбирается таким образом, чтобы при исправной ПЛМ 1 выполнялось указанное соотношение. После снятия сигнала Пуск триггер 6 (синхронно с тактовым сигналом) переходит 0 в нулевое состояние, открывая элемент И 7. Единичный сигнал с выхода элемента И 7 подается на V-вход регистра 5, обеспечивая режим сдвига регистра 5 в сторону разрядов с большими момерами. Регистр 5, ПЛМ 5 1, сумматор 2 га «юдулю два вместе с обратными связями образуют автономный генератор. При функционировании генератора в сумматоре 3 вычисляется сумма по модулю два сигналов с выходов Qi и Qn+2 регистра 5 и c(m+1)-ro выхода ПЛМ 1. Если на выходе сумматора 3 появляется сигнал 1, в это же состояние переходит триггер 4, и принимается решение о неисправности ПЛМ 1.

Ои

Рабочий режим. Он устанавливается подачей сигнала О на вход 9, в результате чего на выходе элемента И 7 обеспечивается режим считывания для регистра 5.

Количество тактов в процедуре контроля зависит от количества состояний в циклической последовательности автономного генератора, составленного из регистра 5, ПЛМ 1 и сумматора 2. В какой именно циклической составляющей диаграммы переходов находится генератор зависит от начального состояния регистра 5. Таблица распределения состояний регистра 5 по циклическим составляющим диаграммы переходов автономного генератора строится при предварительном математическом моделировании.

Положительный эффект от использования изобретения заключается в существенном упрощении схемы и увеличении быстродействия устройства, так как проверка осуществляется в каждом такте его работы, а не в конце цикла тестирования, как это происходит в известных схемах кольцевого тестирования.

Формула изобретения Устройство для контроля логических блоков, содержащее регистр сдвига, два сумматора по модулю два, два триггера, элемент И, группа разрядных выходов регистра- сдвига, кроме последнего, образует группу информационных выходов устройства для подключения к группе входов контролируемого объекта, последний и предпоследний разрядные выходы регистра сдвига соединены с первыми входами соответственно первого и второго сумматоров по модулю два, первый разрядный выход регистра сдвига соединен с вторым входом первого сумматора по модулю два, выход второго сумматора по модулю два соединен с входом последовательного ввода информации регистра сдвига, тактовые входы первого и второго триггеров и регистра сдвига объединены, отличающееся тем, что, с целью увеличения быстродействия и упрощения устройства, входы второго сумматора по модулю два, кроме первого, и третий вход первого сумматора по модулю два образуют группу информационных входов устройства для подключения к выходам контролируемого объекта, выход первого сумматора по модулю два соединен с D-входом первого триггера, выход которого образует выход сигнала ошибки устройства, вход сброса первого триггера соединен с первым инверсным входом элемента И и подключен к выходу второго триггера, D-вход которого образует вход сигнала Пуск устройства, второй вход элемента И образует вход задания режима устройства, выход элемента И соединен с входом задания режима регистра сдвига, группа входов параллельной загрузки которого образует группу входов начальной установки устройства, тактовый

вход регистра сдвига) образует одноименный вход устройства.

Изобретение относится к вычислительной технике и может использоваться для контроля логических блоков, в частности ПЛМ. Цель изобретения - увеличение быстродействия и упрощение устройства. Устройство содержит регистр сдвига, два сумматора по модулю два, два триггера и элемент И. В отличие от известных схем кольцевого тестирования контроль осуществляется в каждом такте работы устройства. 1 ил.