Многопороговый логический элемент Советский патент 1992 года по МПК H03K19/23 

Изобретение относится -к автоматике и вычислительной технике, в частности к пороговым логическим элементам, и является усовершенствованием известного логического элемента по авт. св. № 788384.

Целью изобретения является расширение функциональных возможностей многопорогового логического элемента путем реализации им более чем одной переключательной функции, а также реализации переключательных функций, требующих большего числа порогов, чем имеется резисторов в резисторном делителе.

На чертеже представлена принципиальная схема многопорогового логического элемента.

Многопороговый элемент состоит из линейного сумматора,.имеющего п основных и k дополнительных входов, многопорогового дискриминатора, 2к-разрядного сдвигового регистра и (к+1)-входового сумматора по модулю 2.

Линейный сумматор 1 для каждого входа содержит попарно соединенные диоды 2 и 3. Каждая пара диодов в точках, объединяющих их аноды через резисторы 4, управля- ющие весовыми коэффициентами по соответствующему входу, подключена к положительному полюсу источника 5 питания. Катоды диодов 3 объединены и подсоединены через делитель из резисторов 6 к отрицательному полюсу источника 7 питания. Многопороговый дискриминатор 8 представляет собой несколько соединенных од- нопороговых дискриминаторов 9, выполненных на двухвходовых элементах И-НЕ. Вход 10 каждого однопорогового дискриминатора соединен с соответствующим делителем из резисторов 6, развязывая тем самым каждый последующий дискриминатор с большим значением порога срабатывания от предыдущего, Входы 11 нечетных однопороговых дискриминаторов подключены к выходам 12 четных однопороговых дискриминаторов с ближайшим большим порогом срабатывания. Входы 13 четных однопороговых дискриминаторов объединены и подключены к положительному полюсу источника 14 питания. Выходы 15 нечетных однопороговых дискриминаторов соединены с входами многовходового логического элемента И- НЕ 16, выход которого подключен к первой клемме 17 многопорогового логического элемента и к последовательному входу 18 данных 2к-разрядного сдвигового регистра 19, выходы 20 k старших разрядов которого соединены с k дополнительными входами линейного сумматора 1. Выходы 21 младших разрядов сдвигового регистра 19 соединены с k дополнительными выходными клеммами 22 многопорогового логического элемента и k входами сумматора по модулю два 23, (k+1)-u вход которого соединен с

выходом многовходового логического элемента И-НЕ 16. Выход 24 сумматора по модулю два 23 подключен к +2)-й выходной клемме многопорогового логического элемента.

0Многопороговый логический элемент

работает следующим образом.

Пусть веса основных входов линейного сумматора равны W2,... o)n, а дополнительных Wn-н, Шт+2.... Wn+k. Пороги срабатыва5 ния элемента, определяемые резисторами 6, равны Ti, T2,...TM ...Тм). Перед началом работы элемента в k младших разрядов сдвигового регистра 19 заносятся нули, ask старших - единицы путем подачи

0 сигнала начальной установки в клемму 25. Поскольку в этом случае на всех дополнительных входах линейного сумматора присутствуют единичные значения переменных, то это приводит к уменьше5 нию всех порогов срабатывания многопорогового логического элемента на

величину Ai 2 &л . Пороги срабатываi п + 1:.

0 ния элемента становятся равными Ti FV

-Ai,T12 T2-AiT1M TM-Ai.

Единичные значения логических переменных двоичного набора, подаваемые на основные входы 26 линейного сумматора 1,

5 в произвольных комбинациях закрывают диоды 2. Это приводит к переключению тока, протекающего через резистор 4, в цепь, состоящую из соответствующего диода 3 и последовательно включенных резисторов 6.

0Пусть для набора входных переменных

выполняется условие

Т12 Ј xi wi Т1ч, 1 1

где Xj - значение входной переменной.

В этом случае потенциал входа 10 одно- порогового дискриминатора на элементе И- НЕ 9 с наименьшим порогом срабатывания Т11 становится достаточным, чтобы на его выходе 15 появился уровень напряжения, соответствующий лог. О. На выходе 17 многопорогового логического элемента и последовательном входе 18 сдвигового регистра 19 при этом появляется уровень напряжения, соответствующий единичному значению реализованной в первом цикле

работы логической функции fi(xixn). Если

на входы многопорогового логического элемента подан такой набор переменных, что

5

0

5

Т1з xi Wi T21,

i 1

то срабатывает однопороговый дискриминатор на логическом элементе И-НЕ 9 с порогом Т12, на его выходе 12 устанавливается низкий уровень напряжения, что приводит к появлению лог. 1 на выходе 15 однопорогового дискриминатора на элементе И-НЕ 9 с порогом срабатывания T1i. При этом на выходе 17 многопорогового логического элемента и входе 18 сдвигового регистра 19 появляется уровень напряжения, соответствующий нулевому значению

ЛОГИЧеСКОЙ фуНКЦИИ fl(xi, X2Хп).

Аналогично формируется переключательная функция и при других наборах входных переменных. При этом на выходе 17 многопорогового логического элемента устанавливается единичное значение реализуемой функции,если

T12j Z ам Т12н-1.0-0, 1,2,...),

I 1 либо нулевое, в случае

T12j+3 S Xi toj T12j+1.

1 1

После того, как на выходе многопорогового логического элемента произошло формирование значения переключательной функции fi(xi, X2хп) тактовый сигнал, подаваемый в клемму 27, вызывает сдвиг информации в регистре 19 на один разряд в сторону старших разрядов. При этом в младший первый разряд регистра 19 записывается значение реализованной в первом цикле работы многопорогового логического

элемента функции fi(xi, X2хп). На первом

дополнительном входе линейного сумматора 1 устанавливается нулевое значение переменной, а на всех остальных- единичные. Это приводит к изменению (уменьшению) значений порогов многопорогового логического элемента, которые действуют во втором цикле работы, на величину n +k

А2 2 С0.

Взвешенная сумма входных переменных

2, х i ш 1

во втором цикле работы многопорогового логического элемента сравнивается с порогами и2 Ti - А2, Т 2 Т2 - А2,...Т м Тм

- Аа. В зависимости от величины 2J Xiu)i и

i 1

сформирована логическая функция f2(xi, Х2,... хп), которая и записана в ладший разряд сдвигового регистра 19 после подачи тактового сигнала в клемму 27. При этом значение функции fi(xi, Х2,..., хп) сдвинуто во второй разряд регистра 19, а в К старших

разрядах регистра сформируется код 0011. Следовательно, в третьем цикле работы пороги срабатывания многопорогового логического элемента станут равным Т31 Ti - Аз, Т32 Т2 - АзТ3М

0n +k

ТМ - Аз, А Ј а

i п +3

После подачи k-ro тактового сигнала в клемму 27 в k младших разрядах сдвигового

5 регистра оказываются записаны значения

функции fk(xi, Х2 хп), fk-l(xi, Х2хп)

тф1,х2,...,Хп)которые поступают в выходные клеммы 22 в k старших разрядах регистра записаны нули. При этом на выходе 17 мно0 гопорогового логического элемента сформировано значение функции fk-n(xi, X2

хп). При формировании этого значения функции пороги срабатывания многопорогового логического элемента составляют Ti,

5 Т2,...ТМ.

В рассмотренном режиме работы в течение k циклов многопороговый логический элемент реализует k переключательных функций. При этом одноименные пороги

0 срабатывания многопорогового элемента в i-м и (1+1)-м циклах отличаются на величину ton+1, т.е. Tl+1j - T j Уп+1. Переключательные ФУНКЦИИ fj(xi, X2....I Хп) И fi+l(xi, X2 Xn),

если их представить графически, смещены 5 одна относительно другой на величину Wn-И.

В предлагаемом многопороговом логическом элементе возможен и другой режим работы, при котором переключательная функ0 ция реализуется за k циклов. Этот режим обычно используется, если для реализации переключательной функции требуется более чем М порогов. Рассмотрим указанный режим на примере работы многопорогового

5 элемента с набором порогов Тч 6, То 7, Тз 8, ТА 10. Линейный сумматор этого элемента имеет один дополнительный вход, вес которого со п+1 4. Число разрядов сдвигового регистра равно двум.

0 Перед началом работы в старший разряд регистра заносится единица, а в младший нуль. Следовательно, пороги срабатывания многопорогового логического элемента составляют Т , Т2 3, Тз 4,

5 T4 6. В первом цикле работы многопороговый логический элемент реализует функцию fi(xi, X2, ...,хп). После подачи тактового сигнала в клемму 27 значение функции fi записано в младший разряд сдвигового регистра, а в старшем оказывается нуль, что

приводит к изменению значений порогов. Пороги срабатывания элемента во втором цикле работы составляют , , , . Во втором цикле работы элементом реализуется переключательная функция f2(xi, X2, ,.., хп) от того же что и в первом цикле рсботы набора аргументов. На выходе 24 сумматора по модулю два формируется значение функции F(xi, X2,..., xn)fi(xi, X2,

..., xn)®f2(xi, X2хп). Для реализации функ-

ции F(xi, X2хп) в известном многопороговом логическом элементе потребовалось бы шесть порогов: , , , , , .

Использование изобретения позволите помощью одного многопорогового логического элемента реализовать последовательно во времени k+1 различную переключательную функцию, каждая из которых требует М порогов срабатывания эле- мента. Кроме того, предлагаемым элементом могут быть реализованы переключательные функции, требующие более М

порогов срабатывания (М - число резисторов, задающих порог срабатывания в предлагаемом многопороговом логическом элементе).

Формула изобретения Многопороговый логический элемент по авт. св. N 788384, отличающийся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены (к+1)-входовой сумматор по модулю 2 и 2к-разрядный сдвиговый регистр, информационный вход которого соединен с первым входом сумматора по модулю 2 и первым выходом многопорогового логического элемента, выходы k старших разрядов регистра подключены к дополнительным входам линейного сумматора, a k младших соединены с 2, 3(к+1)-ми дополнительными выходами многопорогового логического элемента и с остальными входами сумматора по модулю 2, выход которого соединен с (k+2)-M дополнительным выходом многопорогового логического элемента.

Изобретение относится к автоматике и вычислительной технике и может найти применение при построении цифровых устройств. Многопороговый логический элемент содержит линейный сумматор 1, состоящий из разделительных диодов 3, аноды которых через соответствующие резисторы подключены к положительному полюсу источника питания, а катоды соединены с входом резисторного делителя, Выходы резисторного делителя соединены с первыми входами соответствующих элементов И-НЕ 9, образующих группы связанных между собой однопороговых дискриминаторов, второй вход каждого первого дискриминатора с наименьшим порогом срабатывания в группе дискриминаторов подключен к выходу второго дискриминатора с большим порогом срабатывания. Выходы первых дискриминаторов каждой группы соединены с входами многопорогового логического элемента И-НЕ 16, выход которого подключен к первой выходной клемме 17 многопорогового логического элемента, к информационному входу 2к-разрядного сдвигового регистра 19 и к первому входу (к+1)-входового сумматора по модулю 2 23. Выходы k старших разрядов сдвигового регистра соединены с дополнительными входами линейного сумматора, a k младших - с остальными входами сумматора по модулю 2 и (к+1) дополнительными выходами многопорогового логического элемента. Выход сумматора по модулю 2 соединен с (k+2) дополнительным выходом 24 многопорогового логического элемента. 1 ил. Л ел С