Круговой интерполятор Советский патент 1991 года по МПК G06G7/30 G05B19/4105 

Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного управления.

Известен круговой интерполятор, построенный по методу оценочной функции, в котором блок расчета оценочной функции определяет величину отклонения от заданной траектории, после чего в зависимости от знака оценочной функции производится изменение одного или обоих выходных сигналов интерполятора на фиксированную величину (шаг). Постоянство шага обуславливает независимость скорости компенсации отклонения от величины отклонения, что приводит к низкой динамической точности устройства.

Наиболее близким к предлагаемому интерполятору является круговой интерполятор, содержащий два блока перемножения (БП), два интегратора и инвертор, задающий вход интерполятора подключен к первым входам первого и второго БП, выход первого БП соединен с входом первого интегратора,

а выход второго БП через инвертор соединен с входом второго интегратора, второй вход первого БП соединен с выходом второго интегратора, а второй вход второго БП соединен с выходом первого интегратора, выход первого интегратора является первым информационным выходом кругопого интерполятора, а выход второго интегратора является вторым информационным выходом интерполятора.

Недостатком указанного интерполятора является накопление ошибки интегрирования, вызванное ограниченной точностью используемых интеграторов и технологическим разбросом параметров элементов устройства, что приводит к снижению точности задания траектории.

Целью изобретения является повышение точности задания траектории.

Поставленная цель достигается тем. что в круговой интерполятор, содержащий два блока перемножения, два интегратора, первый задающий вход интерполятора подключен к первым входам первого и .второго

(Л

С

vj о о

01

о ч

блоков перемножения, второй вход первого блока перемножения соединен с выходом второго интегратора, а второй вход второго блока перемножения соединен с выходом первого интегратора, выход первого интегратора является первым информационным выходом интерполятора, выход второго интегратора является вторым выходом интерполятора, дополнительно введены пять блоков перемножения, два сумматора, два элемента сравнения и инвертирующий масштабный усилитель, выход первого блока перемножения соединен с первым входом первого сумматора, выход которого соединен с входом первого интегратора, выход третьего блока перемножения подключен к второму входу первого сумматора, зыход второго блока перемножения соединен с инвертирующим входом первого элемента сравнения, выход которого подключен к входу второго интегратора, выход четвертого блока перемножения подключен к первому входу второго сумматора, второй вход которого соединен с выходом пятого блока перемножения, входы которого подключены к выходу второго интегратора и к первому входу шестого блока перемножения, выход второго сумматора соединен с первым входом седьмого блока перемножения, второй вход которого подключен к второму задающему входу интерполятора, а выход - к суммирующему входу второго элемента сравнения, инвертирующий вход которого соединен с третьим задающим входом интерполятора, а выход через инвертирующий масштабный усилитель соединен с первым входом третьего и вторым входом шестого блоков перемножения, выход первого интегратора соединен с вторым входом третьего и первым и вторым входами четвертого блоков перемножения, выход шестого блока перемножения подключен к суммирующему входу первого элемента сравнения

На чертеже приведена схема кругового интерполятора.

блока 1 соединен с первым входом сумматора 8, к второму входу которого подключен выход блока 3, а выход блока 2 соединен с инвертирующим входом элемента 10 сравнения, суммирующий вход которого подключен к выходу блока б. Выход сумматора 8 соединен с входом интегратора 12, выход которого подключен к обоим входам блока 4 перемножения и к второму входу блока 3.

Выход элемента 10 сравнения подключен к входу интегратора 13, соединенного выходом с обоими входами блока 5 и вторым входом блока 6. Выходы блоков 4 и 5 соединены с входами сумматора 9, выход которого подключен к второму входу блока 7 перемножения. Выход блока 7 соединен с суммирующим входом второго элемента 11 сравнения, который соединен выходом через инвертирующий масштабный усилитель

14с первыми входами блоков 3 и б, При этом на первый, второй и третий задающие входы интерполятора подаются сигналы Vk/R, 1/2R и R/2 в соответствии с уравнением реализуемой траектории

Yi2 + Y22 R2,

где YI и Y2 - выходные сигналы интерполяторов;R - радиус окружности;

Vk - величина контурной скорости. В известном интерполяторе задающие воздействия YI и Y2 формируются в соответствии с уравнением круговой траектории ра- диуса R

Yi2 + Y22 R2

0)

и заданной величиной контурной скорости 40 Vk на основе расчета динамической модели вида:

Vi Y2Vk/R, Yi/0/ Yio. 45( Y2 -YWk/R Y2/0/ - Y2o (2)

Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного управления движением. Цель изобретения - повышение точности задания круговой траектории. Поставленная цель достигается использованием значения оценочной функции для пропорциональной коррекции скоростей изменения выходных сигналов интерполятора. 1 ил.

Круговой интерполятор содержит блоки 1-7 перемножения, сумматоры 8 и 9, элементы 10 и 11 сравнения (ЭС), интеграторы 12 и 13 и инвертирующий масштабный уси- литель 14. Первый задающий вход интерполятора подключен к первым входам блоков 1 и 2 перемножения, второй задающий вход интерполятора подключен к первому входу блока 7 перемножения, третий задающий вход интерполятора подключен к инвертирующему входу элемента 11 сравнения. Второй вход блока 1 соединен с выходом интегратора 13, а второй вход блока 2 соединен с выходом интегратора 12. Выход

Величина е нормального отклонения от траектории (1) в малой окрестности траектории определяется выражением:

vYUv2-R«

у 2R

(3)

Дифференцируя (3) по времени в силу (21, получим дифференциальное уравнение описывающее динамику отклонения от траектории

(Yi Yi+Y2Y2)-l(YiY2 )0

анализ которого показывает, что динамическая модель (2) по отношению к траектории (1) находится на границе устойчивости. Ошибка интерполяции практически непосредственно передается на выход системы. Естественно, что точность работы станка в целом будет определяться также и другими факторами: качеством регуляторов, приво- дов, жесткостью механизмов и т.д. Неточность реализации интеграторов приводит к появлению малых погрешностей на их выходах, которые, накапливаясь, порождают постепенное отклонение движения задающей точки от траектории (1). Источниками подобных ошибок любого реального непрерывного интегратора являются ограниченность коэффициента усиления операционного усилителя, на котором реализован интегра- тор, дрейф нуля на его выходе, наличие сиг- нальных помех. Основной источник подобных ошибок цифрового интегратора - ограниченная точность регистров, связанная с ограничением разрядной сетки ЭВМ. Поэтому погрешности практической реализации элементов устройства будут приводить, в общем случае, к неограниченному накоплению ошибки е, что ведет к снижению точности интерполятора.

В основу формирования задающих воздействий YI и Y2 предлагаемого интерполятора положен расчет динамической модели вида:

Yi Y2VK/R + KYie/R, Yi/0/ Yio

Ya -YiVK/R + KY2e/R, Y2/0/ Y2o -

(4)

где К 0- коэффициент обратной связи, а величина е определяется из (3),

.Динамика отклонения для известного интерполятора будет описываться уравнением:

ё I ei - В2 I Yi Y2 VK/R 2

е I t I / Yi lr| Y2 I TUT R2о

1 т.е. при ei ошибка не равна нулю.

Для предлагаемого замкнутого интерполятора аналогично получаем

ё Ке + I 82 - ei I Y Y2 VK/R 2 и

е t I | Ј2 - Ј1 I Yi Y2 VK ( R 2 К ) Таким образом, накопления ошибки не происходит и ее величина обратно пропорциональна коэффициенту К обратной связи, Формула изобретения

Круговой интерполятор, содержащий два блока перемножения, два интегратора, первый задающий вход интерполятора подключен к первым входам первого и второго блоков перемножения, второй вход первого блока перемножения соединен с выходом второго интегратора, а второй вход второго блока перемножения - с выходом первого интегратора, выход первого интегратора является первым информационным выходом интерполятора, выход второго интегратора - вторым информационным выходом интерполятора, отличающийся тем, что, с целью повышения точности задания траектории, в него введены пять блоков перемно- жения, два сумматора, два элемента сравнения и инвертирующий масштабный усилитель, выход первого блока перемножения соединен с первым входом первого сумматора, выход которого соединен с входом первого интегратора, выход третьего блока перемножения подключен к второму входу первого сумматора, выход второго блока перемножения соединен с инвертирующим входом первого элемента сравнения, выход которого подключен к входу второго интегратора, выход четвертого блока перемножения подключен к первому входу второго сумматора, второй вход которого соединен с выходом пятого блока перемножения, входы которого подключены к выходу второго интегратора и к первому входу шестого блока перемножения, выход второго сумма- гора соединен с первым входом седьмого блока перемножения, второй вход которого подключен к второму задающему входу интерполятора, а выход - к суммирующему входу второго элемента сравнения, инвертирующий вход которого соединен с третьим задающим входом интерполятора, а выход через инвертирующий масштабный усилитель соединен с первым входом третьего и вторым входом шестого блоков перемножения, выход первого интегратора соединен с вторым входом третьего и первым и вторым входами четвертого блоков перемножения, выход шестого блока перемножения подключен к суммирующему входу первого элемента сравнения.

Kh0-т

4z

S.5