Вычислительное устройство Советский патент 1992 года по МПК G06F7/49 H03H7/30 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в сверхбыстродействующих устройствах обработки информации.

Цель изобретения - расширение функциональных возможностей за счет умножения пакетного кода ti - системы счисления на два.

На чертеже представлена схема вычислительного устройства для п 6.

Вычислительное устройство содержит группу элементов И 1i - Is, входы 2i - 2б устройства, выходы 3i - За устройства, группу элементов ИЛИ 4i - 44Натуральное п-разрядное число А представимо пакетным кодом ti - системы счисления многочленом

А i a(S)/(;S),

s Г

a(S) O.V(S + 2)A- 2 а(Ю(Ю;

lc s-f-i

a(S) a(S-1) 1,

V(S + 2)A- a(H)V(K)V(S + 3)k 5-1-1(i)

V(S) V(S - 2) + V (S - 3), t/ (0) V41)« . (2)

Мощность пакетного кода определяется значением (п + 3).

Структура пакетного кода - наличие пакетов из двух следующих подряд единиц, разделенных не менее чем тремя нулями.

Из соотношения (2) следует алгоритм умножения на два значащих цифр пакетного кода

2V(S) + 2V(S-1)

V(S + 2) + V(S) + V(S-1).(3)

Так как по условию (1) два пакета единиц разделены, по меньшей мере, тремя нулями, то перенос единицы в результате умножения на два в (S + 2) разряд осуществляется без задержки.

Сущность изобретения заключена в технической реализации соотношения (3) с помощью элементов И 1 и ИЛИ 4. Введенные элементы ИЛИ 4 и новые связи обеспечивают формирование сигнала (S + 2) в выражении (3).

Вычислительное устройство работает следующим образом.

При подаче на входы 2i - 2б пакетного кода, удовлетворяющего представлению (1),

каждый пакет единиц S и S-1 разрядов этого кодгЭ поередством элементов И 1 и ИЛИ 4 согласно соотношению (3) преобразуется в три единицы S + 2, S и S - 1 разрядов кода произведения на два. Время получения суммы определяется временем срабатывания двух логических элементов.

Формула изобретения Вычислительное устройство, содержащее п-2 элементов И (где п - разрядность пакетного кода ti-системы счисления), причем 1-й вход устройства (I 1п-2) соединен соответственно с первым входом 1-го элемента И, выход (п-2)-го элемента И соединен с (п+1)-м выходом устройства, второй вход 1-го элемента И соединен соответственно с (Н-1)-м входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет умножения пакетного кода 11-системы счисления на два, в него.введены (п-1)-й .neMeHT И и п-2 элементов ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым

входом и первым выходом устройства, первый вход i-ro элемента ИЛИ (i 2 п-2)

соединен соответственно с выходом (i-l)-ro элемента И, второй вход первого элемента ИЛИ соединен с вторым входом устройства,

третий вход которого соединен с третьим выходом устройства j-й вход которого 0 4. ..., п) соединен соответственно с вторым входом (j - 2)-го элемента ИЛИ, выход которого соединен соответственно с )-м выходом устройства, выходы первого элемента Или и (n-l)-ro элемента И соединены соответственно с вторым и (п+2)-мвыходами устройства, первый и второй входы (n-l)-ro элемента И соединены соответственно с (п-1)-м и п-м входами устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в сверхбыстродействующих устройствах обработки информации. Целью изобретения является расширение области применения за счет умножения пакетного кода ti-системы снисления на два. Поставленная цель достигается тем, что в вычислительное устройство, содержащее п-2 элементов И 1. дополнительно введены (п-1)-й элемент И 1 и п-2 элементов ИЛИ 4. 1 ил.