Преобразователь сдвига фазы в код Советский патент 1992 года по МПК H03M1/64 G01R25/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения является повышение быстродействия преобразователя.

Структурная схема преобразователя представлена на фиг. 1; временная диаграмма его работы - на фиг. 2.

Преобразователь сдвига фазы в код содержит формирователь 1 опорных сигналов, триггер 2, элементы 3 и 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И 5, счетчик 6. компаратор 7. шифратор 8. блок 9 управления, входную шину 10, общую шину 11. Блок 9 управления содержит триггеры 12, 13 и 14, шину 15 управления.

Преобразователь работает следующим образом.

Сигналы на третьем, четвертом и первом выходах формирователя 1 представлены на фиг. 2, а, б. в. Сигнал на втором выходе формирователя 1 имеет вдвое большую частоту, чем сигнал на его первом выходе.

Входной сигнал поступает на компаратор 7, который формирует прямоугольные импульсы, соответствующие положительным полуволнам входного сигнала. Сигнал с выхода компаратора 7 (фиг. 2, г) в начале каждого измерительного интервала записывается в триггер 2 (фиг. 2, д) по сигналу с четвертого выхода формирователя 1 (фиг. 2, б). Элемент 3 формирует сигнал антисовпадений выходной информации компаратора 1 и триггера 2 (фиг. 2, е), длительность которого пропорциональна фазовому сдвигу в пределах угла л входного сигнала по отношению к опорному. Элемент 4 формирует из сигнала с третьего выхода формирователя 1

(фиг. 2а) и выходного сигнала триггера 2 сигнал, который через шифратор 8 записывает б счетчик 6 код N/2, соответствукзщий углу д .При наличии единичных сигналов на выходе триггера 12 (фиг. 2,з} и на выходе элемента 3 счетчик 0 осуществляет счет по фронтам сигнала тактовой частоты с первого выхода формирователя 1 (фиг. 2, в), прошедшего через элемент И 5 (фиг. 2, и). Таким образом, к моментам окончания измерительных интервалов в счетчике 6 формируются оценки фазы, соответствующие этим интервалам (фиг. 2, л).

Г1ри наличии единичного сигнала на шине 15 управления (фиг. 2, ж) триггер 12 устанавливается в 1 и открывает элемент И 5. По фронту сигнала с четвертого выхода формирователя 1 на инверсном выходе триггера 13 формируются импульсы (фиг. 2, к), длительностью 8 четверть периода сигнала с первого выхода формирователя 1, поступающие на вход управления записью счетчика 6. По этому импульсу выходной код шифратора 8 заносится в счетчик 6. На инверсном выходе триггера 14 формируется короткий отрицательный импульс, устанавлиёдющий в О триггер 13. Длительность выходного импульса Триггера 14 равен времени срабатывания триггеров 13 и 14.

В результате при единичном управляющем сигнале на шине 15 по каждому положительному фронту сигнала с четвертого выхода формирователя 1 на выходе счетчика 6 формир тся код, пропорциональный сдвигу по фазе входного сигнала 10 относительно опорного сигнала. При нулевом управляющем сигнале на шине 15 триггеры 12 и 13 блока 9 находятся в нулевом состоянии. Элемент И 5 закрыт, код в счетчике 6 не обновляется.

Формул а изобретения 1. Преобразователь сдвига фазы в код, содер)Кащйй формирователь опорных сигналов, первый выход которого соединен с первым входом элемента И, выход элемента

И соединен со счетным входом счетчика, установочные входы которого подключены к выходам шифратора, компаратор, первый и второй входы которого подключены соответственно к входной и общей шинам, триггер, о т л и ч а ю щ и и с я тем, что, с целью повышения быстродействия преобразователя, в него введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и блок

управления, выход триггера соединен с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены соответственно с вторь входом элемента И и входом шифратора, выход

компаратора соединен с информационным входом триггера и вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. второй и третий выходы формирователя опорнь|х сигналов соединены соответственно с первым

входом блока управления и вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. четвертый выход формирователя опорных сигналов соединен с вторым входом блока управления и тактовым входом триггера,

Первый и второй выходы блока управления соединены соответственно с третьим входом элемента И и управляющим входом счетчика.

2. Преобразователь по п. 1, о т л и ч а ющ и и с я тем, что блок управления содержит три триггера и шину управления, соединенную с информационными входами первого и второго триггеров, тактовые входы третьего и первого триггеров являются соответственно Первым и вторым входами блока управления, прямой выход первого триггера и инверсный выход второго триггера являются соответственно первым и вторым выходами блока управления, прямой выход

второго триггера соединен с установочным входом третьего триггера, инверсный выход которого соединен с установочным входом второго триггера и информационным входом третьего триггера, а тактовый вход второго триггера подключен к тактовому входу первого триггера.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения быстродействия в преобразователь сдвига фазы в код.содержащий формирователь 1 опорных сиг» налов, триггер 2, элемент И 5, счетчик 6, компаратор 7, шифратор 8, входную шину 10 и общую шину 11, введены элементы 3, 4 ИСКЛЮЧАЮЩЕЕ ИЛИ и блок 9 управления. Блок 9 управления содержит триггеры 12, 13, 14 и шину 15 управления. Дважды за период опорного сигнала на установочные входы счетчика 6 записывается с выхода шифратора 8 код, соответствующий я, если сдвиг по фазе превышает пол'овину периода. На счетный вход счетчика 6с выхода элемента И .5 поступает пачка импульсов, число которых пропорционально сдвигу по фазе внутри ^. При нулевом сигнале на шине 15 код в счетчике б не обнуляется. 1 з.п. ф-лы, 2 ил.