Устройство для управления обменом информации Советский патент 1992 года по МПК G06F13/00 G06F13/28 

первый и второй элемент И-НЕ, синхровход первого триггера является входом запуска устройства, информационный вход первого триггера подключен к шине логической единицы, выход второго триггера соединен с информационным входом третьего триггера и первым входом первого элемента И-НЕ, выход которого соединен с входом сброса первого триггера, прямой выход третьего триггера соединен с первым входом элемента И, выход которого является выходом устройства, инверсный выход третьего триггера соединен с первым входом элемента ИЛИ, вторые входы элемента И и элемента ИЛИ являются входом чтения устройства, выход элемента ИЛИ соединен с первым входом второго элемента И-НЕ, выход которого соединен с синхровходом третьего триггера, а второй вход является первым входом синхронизации устройства, выход первого триггера соединен с информационным входом второго триггера, синхровход которого является вторым входом синхронизации устройства, выход элемента ИЛИ соединен с вторым входом первого элемента И-НЕ, третий вход которого объединен с вторым входом второго элемента И-НЕ.

Повышение быстродействия предлагаемого устройства позволяет расширить класс абонентов, обслуживаемых устройством, за счет возможности подключения более скоростных абонентов.

Повышение быстродействия достигается в режиме отсутствия сигналов на входе чтения. Очередной внешний сигнал не может быть принят в первый триггер устройства ранее момента, в который второй триггер будет освобожден (обнулен) от хранения предыдущего внешнего сигнала. В противном случае он может быть потерян. Период следования внешних сигналов для предлагаемого устройства можно определить выражением

Твс tl + tcHX + Atcn + te,

где ti - время переключения первого триггера;

1снх - время синхронизации;

A ten - время от синхроимпульсов с второго входа синхронизации до синхроимпульсов с первого входа синхронизации устройства;

te - время задержки сигнала на элементе И-НЕ.

Для предлагаемого устройства величина Твс больше по крайней мере на время: задержки сигнала на исключенном из известного устройства элементе И-НЕ, стоявшем между первым и вторым триггерами, т.е. на ts. Анализ показывает, что выигрыш

составляет величину 2te+t2, где t2 - время переключения второго триггера.

На фиг.1 приведена функциональная схема устройства; на фиг.2 и 3 - временные

диаграммы его работы.

Устройство содержит первый 1 и второй 2 регистры, первый 3, второй 4 и третий 5 триггеры, первый элемент И-НЕ 6, элементы И 7 и ИЛИ 8 и второй элементы И-НЕ 9.

0 Информационные входы 10 устройства соединены с информационными входами регистра 1, выходы которого соединены с информационными входами регистра 2, выходы которого соединены с информацион5 ными выходами 11 устройства. Синхровход триггера 3 является входом запуска 12 устройства и соединен с синхровходом регистра 1. Информационный вход триггера 3 подключен к шине 1. Выход триггера 3

0 соединен с информационным входом триггера 4, сикхровход которого является вторым входом 13 синхронизации устройства. Выход триггера 4 соединен с информационным входом триггера 5 и первым входом

5 элемента И-НЕ 9. Прямой выход триггера 5 соединен с первым входом элемента И 7, выход которого является выходом 14 устройства. Вторые входы элемента И 7 и элемента ИЛИ 8 являются входом 15 чтения

0 устройства. Первый вход элемента ИЛИ 8 соединен с инверсным выходом триггера 5, а выход - с первым входом элемента И-НЕ 9 и вторым входом элемента И-НЕ 6. Выход последнего соединен с синхровходами ре5 гистра 2 и триггера 5. Второй вход элемента И-НЕ 9 является первым входом 16 синхронизации устройства и соединен с третьим входом элемента И-НЕ б, выход которого соединен с входом сброса триггера 3.

0 Устройство работает следующим образом.

В исходном состоянии все триггеры ус тановлены в ноль, По положительному фронту внешнего сигнала (ВС), поступаю5 щему на вход 12 запуска устройства, осуществляются прием в регистр 1 входной информации (ВИ), поступающей на входы 10 устройства, и, благодаря уровню логической 1 на информационном входе триггера 1,

0 установка этого триггера в 1. По фронту ближайшего синхроимпульса СИС, поступающего на второй вход 13 синхронизации устройства, триггер 4 устанавливается в 1. По фронту ближайшего синхроимпульса СИ,

5 поступающего на первый вход 16 синхронизации устройства и далее на третий вход элемента И-НЕ 9 и второй вход элемента И-НЕ б вследствие разрешающих уровней на остальных входах этих элементов информации из регистра 1 передается в регистр 2,

триггер 5 устанавливается в 1, а триггер

3- в О.

Если в очередном такте синхрочастоты СИ синхронный запрос (ЧТ), поступающий в инверсной фазе на вход 15 чтения устройства и далее на вторые входы элементов И 7, ИЛИ 8 и имеющий более высокий приоритет, отсутствует, то на выход элемента И 7 и далее на выход 14 устройства выдается сигнал запроса на запись (3D), По следующим синхроимпульсам СИС и СИ обнуляются триггеры 4 и 5 (если к этому времени не поступает очередной В С). Если после установки в 1 триггера 5 окажется, что поступил запрос ЧТ, то передача выходного сигнала триггера 5 на выход 14 устройства заблокируется по второму входу элемента И 7. Кроме того, сигналом О с выхода элемента ИЛИ 8 до снятия сигнала ЧТ блокируется прием в регистр 2 и триггер 5 и обнуление триггера 3. Вследствие этого триггер 5 и триггеры регистра 2 сохраняют свое состояние, а триггер 3 сохраняет очередной ВС, если таковой поступает в рассматриваемый интервал времени. После снятия сигнала ЧТ устройство разблокируется и прохождение синхроимпульсов СИ возобновляется. Запросы ЧТ формируются, например, устройством управления в процессе выполнения программы, осуществляющей чтение и обработку принятой информации, они могут быть также запросами ЗП от аналогичного описанному другого устройства управления информационным обменом.

При работе устройства при наличии запросов ЧТ(фиг.2). Сигналы ВС поступают с периодом 2Тси в непосредственной близости от синхроимпульсов СИС, т.е. в такой момент, когда триггер 2 может сработать как от совпадающего с ВС синхроимпульса СИС (1-й, 3-й, 5-й Сигналы ВС), так и от следующего (2-го, 4-го сигнала ВС). В частности, рассмотрена ситуация, когда прием В С (второго) в триггер 4 осуществляется с максимальной задержкой, а прием следующего за ним ВС (третьего) - с минимальной. При этом передача третьего ВС из триггера

4в триггер 5 блокируется сигналом ЧТ. Однако благодаря блокировке обнуления

триггера 3 второй В С сохраняется в нем. В следующем такте запрос ЧТ снимается и прохождение сигналов разблокируется. При работе устройства при отсутствии

запросов ЧТ (фиг.З) период сигналов ВС в этом случае может быть меньше величины 2ТСи. Сигналы ВС с нечетными номерами поступают в непосредственной близости от синхроимпульсов СИС. Часть из них (1-й, 2-й

сигналы ВС) принимается в триггер 4 с максимальной задержкой, другая часть (3-й, 5-й сигналы ВС) - с минимальной. Однако это не мешает формированию сигналов ЗП по каждому ВС и выдаче соответствующей информации на выходные шины с выходом регистра 2.

Формула изобретения Устройство для управления обменом информации, содержащее первый, второй и

третий триггеры, элемент И, элемент ИЛИ, первый и второй элементы И-НЕ, синхров- ход первого триггера является входом запуска устройства, информационный вход первого подключен к шине логической единицы, выход второго триггера соединен с информационным входом третьего триггера и первым входом первого элемента И-НЕ, выход которого соединен с входом сброса первого триггера, прямой выход третьего

триггера соединен с первым входом элемента И, выход которого является выходом устройства, инверсный выход третьего триггера соединен с первым входом элемента ИЛИ, вторые входы элемента И и элемента

ИЛИ являются входом чтения устройства, выход элемента ИЛИ соединен с первым входом второго элемента И-НЕ, выход которого соединен с синхровходом третьего триггера, а второй вход является первым

входом синхронизации устройства, отличающееся тем, что, с целью упрощения и повышения быстродействия устройства, выход первого триггера соединен с информационным входом второго триггера, синхровход которого является вторым входом синхронизации устройства, выход элемента ИЛИ соединен с вторым входом первого элемента И-НЕ, третий вход которого объединен с вторым входом второго элемента

И-НЕ.

10

BU

JJ

s

I

11

V

16

15CU i I I I I -I I I CMC I I I I I i I I I I

Фиг. I

D

Uz.