Отказоустойчивая вычислительная система Советский патент 1992 года по МПК H05K10/00 

ходы управления контроллера связи соединены с информационными выходами-входами и входами управления блоподключены к соответствующим входам задания режима узла формирования CHI- налов прерывания.

Таблица 1

Изобретение относится к вычислительной технике и может быть исполь- Ьовано при построении высоконадежных систем управления технологическими процессами. С целью повышения надежности в отказоустойчивую вычислительную систему, содержащую группу каналов управления 1, каждый из которых включает процессор управления 2, и группу каналов обмена 10, каждый из которых включает процессор обмена 11, арбитр доступа 12, блок памяти обмена 13 и блок ввода-вывода 17, дополнительно в каждый канал обмена 10 введены блок контроля обмена 1, блок входных ключей обмена 15 и группа магистральных коммутаторов 16. а в каждый канал управления 1 - блок конт-- роля процессора управления 3, блок буферной памяти А, контроллер связи 5, блок памяти обмена 6, блок входных ключей 7, блок управления обменом 8 и блок управления прерывания-.. ми 9. 1 з..п, ф-лы, 13 ил., 3 табл. с V (Л

1 2

1 1 k k 1

1 2 1 1 k b 1

3 3 3 2 3 2 k

...I

...1

...1

...1

...1

...1

...1

1+1 1+1 1+1 1+1 1+1 1+1 1+1

...N

...N

...N

...N

...N

...N

...N

000...1...1

000...0...1

N

N

N

Примечание. 1 в i-м расряде кода реконфигурации системы соответствует исправному процессору управления в системе.

I процессор.II процессор

N-й процессор э 1 О ... 1 ... 1-

т/т1-й процессор

III процессор

О в i-м разряде (,N) кода реконфигурации соответствует неисправности любого узла в следующей цепи: 1-й процессор управления, i-й блок буферной памяти, 1-й контроллер связи, i-й блок управления обменом в i-м ка- нале управления, i-я информационная системная шина (,N) и i-й магистральный коммутатор связи в j-rpynne () канала обмена. Неисправность этой цепи рассматривается как неисправность процессора управления в i-м канале управления,

Продолжение табл„ 1

1+1

... 1

1+1

... N

,., 1

,,, 1

N

... N

N

... N

Таблиц а 2

Кор реконфи- № главного процес- гурации сора управления (кто системы управляет обменом между группами каналов управления)

OIL, .1...12-й

Ю0...1...11-й

)

t

000...1...1 1-й

t

О00.,,0..,1 N-й

Таблица 3

Код реконфигу- Г i-го процессора управления (,гО, работающего с М рации системы внешними устройствами (ВУ)

ВУ-1 | ВУ-2 ВУ-3 Г ВУ-4 .., ВУ К-1 | ВУ К... Г ВУ

000...1...11111...11...1

000...0...1

N

N

N

... N

N ...

N

5

ч

NI

«ч

9

$ с

Ј

шина управления прерываниями

Ni

-j

ja CTs о

с

I

«i

ь

,Сгена синхронизации)

fat f

CTpO&f 0r

микропроцессора CH MHKppfiPctjfccepa

СИ микропроцессора

страд2 f/тт fw/cppnpoueccopa Нач. уетано8ка.

Фиг.5

I

YDI/OHOH Х1ЧННО% X;

оннт ннЯнзишнд.

ff DI/DHOU rrwfnjg DMttm

ГЖА$

шну

L

IS

FT

Sff i ga y QOMS siogezt

Аналоговые сигналы

Фиг. 9

74

РЗ.О

ҐЪ.т

Фиг. 8

Выгодна

код

MJ L-.

) КН /

Фиг.

J

#«

Рлрес еле##е tte&ote fot/Q

ла жро&ле - #и#

1

tftpexcpw fafy

Лре-фвм / d /спе м#1&б#ым(/

SWtM&W

s/ffeafaeMj

J

ЧРи-t.tf

i

не/п

tfepexep #a /TfCxtfictMMef c. 6e /r jHts7eMMufjSH tQffattfM/ c#jve#4

гДОЛ VYO#D

t ##ot/i a /u -a/wznt V0&K/JJ

f vgvut -3

Sr/f$rod iftЈHOX3 J

Ъ&э дяхэндвс/ д

-ъ#энд0 W0HM /w .мЖн/У яб#20#эо vogpc/U

Й109Ш

XMHW&futQ Htvht

а cfdWuttsf/i/fruX j/fttafi&Wac/di/

ifsrs Z v tocft//t -VW07 rtW v ovate &0u a$i /sf -Vatfgt

2W0S (%2 Г// f &/r/s3i J/a /y0

-b 3rt40 WW $ ffttffV Jfo/fЈ

-j/exsd &Јox /vawfy

Выставление гте

& ffffe ре exacts tvpa- v &Zs/

ffpvejH кеда. perc#f ty/ a%tsts

&/S-S SQrtQAQ

j/7/ G#je#uf

P/rpeoeAesfse- #е&нс

/Р00С Г 0+0&ЈЈ

fu#QAa /гравле /9 i+S

Яровы тиеме.

f

ос#еЈне&

fljDP lf QtJS/a

-

CfQ&fsewe seaQ fjefetfcps/ijisf с /лоЪл. 3