Устройство для измерения характеристик дискретного канала связи Советский патент 1992 года по МПК H04B3/46 

Изобретение относится к радиотехнике и может использоваться в контрольно-измерительной аппаратуре, аппаратуре передачи данных (АЛД), а также для определения статистических характеристик, обеспечивающих оценку помехоустойчивости как диск- ретных каналов связи, так и каналов передачи данных.

Цель изобретения - повышение достоверности измерений характеристик дискретного канала связи.

На фиг. 1 приведена электрическая структурная схема устройства; на фиг 2 - временные диаграммы, поясняющие работу устройства.

Устройство содержит первый и второй элементы 1 и 2 задержки, регулируемый элемент 3 задержки, первый элемент ИЛИ 4, первый счетчик 5 (счетчик длины безошибочного интервала), группу k-элементов И 6i-6k, первый и второй дешифраторы 7 и 8, m вторых счетчиков 9i-9m, третий счетчик 10 (счетчик общего числа искаженных символов), четвертый счетчик 11 (счетчик общего числа принятых символов), первый и второй RS-триггеры 12 и 13, первый, второй, третий, четвертый и пятый элементы И 14-18, второй, третий, четвертый, пятый и шестой- элементы ИЛИ 19-23, первый и второй регистры 24 и 25 сдвига, первый и второй двоичные счетчики 26 и 27, мультиплексор 28. элемент 29 сравнения, третий и четвертый RS-триггеры 30 и 31, двоичный счетчик 32 с постоянным коэффициентом счета.

Принцип работы устройства основан на сравнении передаваемой и принимаемой двоичных последовательностей, поступающих на вход устройства по вспомогательно му и измеряемому каналам соответственно.

В качестве вспомогательного канала используется выделенный кабельный канал, на вход которого информация поступает с входа модулятора передающей АПД. Такой

канал обеспечивает высокую помехозащищенность передаваемой информации (Р0ш S1 ), что позволяет не принимать дополнительных мер с целью повышения ее помехоусточивости (исключается введение

кодовой и структурной избыточности). Вспомогательный канал подключается к первому информационному входу устройства.

Принимаемая последовательность,

прошедшая по измеряемому каналу и искаженная помехами, снимается с выхода демодулятора принимающей АПД и поступает на второй информационный вход устройства.

Перед началом работы двоичные счетчики 26 и 27. двоичный счетчик 32 с постоянным коэффициентом счета, первый, m-вторых, третий и четвертый счетчики 5, 9r9m, 10 и 11, а также первый, второй и

четвертый RS-триггеры, 12, 13 и 31 устанавливаются в нулевое состояние, а третий RS- триггер 30 устанавливается в единичное состояние за счет подачи на установочный вход устройства соответствующего сигнала

Время задержки на регулируемом элементе 3 задержки с регулируемым временем задержки устанавливается таким, чтобы обеспечить большую электрическую длину измеряемого канала связи по сравнению с

вспомогательным.

В общем случае, работу устройства для измерения характеристик дискретного канала связи можно условно разбить на три этапа. На первом этапе производится согласование по времени передаваемой и принимаемой (искаженной помехами) двоичных последовательностей. На втором этапе производится контроль вхождения в синхронизм двоичных последовательностей. На третьем этапе производится непосредственное измерение характеристик дискретного канала связи.

Неизбежно возникающее временное рассогласование между передаваемой и принимаемой последовательностями, вызванное переходными процессами в схемах АПД, устраняется в начале приема (на первом этапе функционирования устройства) следующим образом.

Первый единичный сигнал передаваемой последовательности, поступившей на первый информационный вход устройства, переведет первый RS-триггер 12 в единичное состояние, выходной сигнал которого переведет в единичное-состояние второй RS-триггер 13, выходной сигнал с инверсного выхода которого поступает на первый вход первого элемента И 14 и тем самым блокирует дальнейшее поступление сигна- лов с перво.го информационного входа устройства. Через время, равное времени рассогласования, на второй информационный вход устройства поступит первый единичный сигнал принимаемой последова- тельности, который, пройдя через регулируемый элемент задержки 3 и второй элемент ИЛИ 19, поступит на R-вход первого RS- триггера 12 и переведет его в нулевое состояние.

За время нахождения первого RS-триг- гера 12 в единичном состоянии первый двоичный счетчик 26 производит подсчет тактовых импульсов, поступающих с тактового входа устройства через четвертый и второй элементы И 17 и 15, одновременно тактовые импульсы производят запись и сдвиг информации, поступающей на первый регистр 24 с первого информационного входа устройства. В соответствии с кодом, за- писанным в первом двоичном счетчике 26. мультиплексор 28 подключает к своему выходу один из своих информационных входов. Следовательно, сигнал на выходе мультиплексора 28 появляется в момент по- явления первого единичного сигнала принимаемой последовательности на выходе регулируемого элемента 3 задержки.

В зависимости от длин вспомогательно- го и измеряемого каналов возможны три варианта соотношений моментов прихода первых единичных элементов передаваемой и принимаемой двоичных последовательностей на первый и второй информа- ционные входы устройства по вспомогательному и измеряемому каналам соответственно.

Первый единичный элемент принимаемой двоичной последовательности опережает первый единичный элемент передаваемой двоичной последовательности (вспомогательный канал длиннее измеряемого). Первый единичный элемент принимаемой двоичной последовательности отстает от первого единичного элемента передаваемой двоичной последовательности (вспомогательный канал короче измеряемого). Первые единичные элементы принимаемой и передаваемой двоичных последовательностей приходят одновременно (длины вспомогательного и измеряемого каналов равны).

При первом варианте работа устройства для измерения характеристик дискретного канала связи на первом этапе может быть проиллюстрирована с помощью временных диаграмм, приведенных на фиг. 2, Для определенности все элементы схемы находятся в исходном состоянии, высокий уровень напряжения соответствует логической единице, низкий -логическому нулю, регулируемый элемент 3 задержки задерживает сигналы на 5 тактов. Первый единичный элемент принимаемой двоичной последовательности опережает первый единичный элемент передаваемой двоичной последовательности на 2 такта, в этом случае время рассогласования, которое требуется устранить с помощью схемы автоматического временного согласования, будет равно трем тактам и сравнение кодовых последовательностей начнется в момент, когда к выходу мультиплексора 28 будет подключен его четвертый информационный вход.

На фиг 2а изображены сигналы на тактовом входе устройства, на фиг, 26 и г - сигналы на втором и первом информационных входах устройства соответственно, на фиг. 2в изображены сигналы на входе регулируемого элемента задержки 3, на фиг. 2д, ж, изображены сигналы на информационных входах 1, 2 и 4 мультиплексора 28 соответственно, на фиг. 2з изображены сигналы на прямом выходе первого RS-триггера 12, а на фиг. 2и - сигнала на инверсном выходе второго RS-триггера 13, на фиг. 2к-сигналы на выходе мультиплексора.28, а на фиг. 2л - сигналы на выходе элемента 29 сравнения.

Первый единичный элемент принимаемой двоичной последовательности, пораженной помехами, поступит на второй информационный вход устройства, а значит на вход регулируемого элемента 3 задержки в момент времени ti (фиг.2б). Через время, равное времени рассогласования, в момент

t2 на первый информационный вход устройства поступит первый единичный элемент передаваемой двоичной последовательности (фиг.2г). Он переведет первый R,S- триггер 12 в единичное состояние (фиг.2а), а тот в свою очередь переведет в единичное состояние второй R.S-триггер 13 (фиг.2и). Время переключения на временной диаграмме не учитывается. Тактовые импульсы будут осуществлять запись и сдвиг информации в первом регистре 24 сдвига, изменяя на информационных входах мультиплексора 28 (фиг.2д, 2ж), и через второй элемент И 15 изменять содержимое первого двоичного счетчика 26. В момент времени t3 (определяется временем задержки сигнала, на регулируемом элементе 3 задержки), когда первый единичный элемент принимаемой двоичной последовательности появится на выходе регулируемого элемента 3 задержки (фиг.2в), к выходу мультиплексора 28 будет подключен его четвертый информационный вход (в общем случае номер подключаемого информационного входа определяется содержимым счетчика 26). Таким образом будет устранено время рассогласования принимаемой и передаваемой двоичных последовательностей и в момент времени t4 на выходе элемента 29 сравнения будет выделен сигнал ошибки (фиг.2л).

При втором варианте соотношений моментов прихода первых единичных элементов принимаемой и передаваемой двоичных последовательностей работа устройства на первом этапе иллюстрируется временными диаграммами, приведенными на фиг. 3. Принимается, что первый единичный элемент принимаемой двоичной последовательности отстает от первого единичного элемента передаваемой двоичной последовательности на 2 такта. В этом случае время рассогласования будет равно семи тактам и в момент времени тз к выходу мультиплексора 28 будет подключен его восьмой информационный вход. Сигналы на восьмом информационном входе мультиплексора 28 изображены на фиг. Зж. Сигналы, изображенные на фиг. За-е и фиг. За-л, аналогичны сигналам, изображенным на фиг.2а-е и 2з-л соответственно.

В случае одновременного прихода первых единичных элементов принимаемой и передаваемой двоичных последовательностей (tt e ta), начало работы устройства для измерения характеристик дискретного. канала связи (первый этап функционирования) будет аналогичным рассмотренному выше и иллюстрируется временными диаграммами, приведенными на фиг. 4. Отличие

состоит в том, что в данном случае время рассогласования будет определяться только временем задержки сигналов на регулируемом элементе 3 задержки (в приведен- ном

примере - 5 тактов) и в момент времени т.з к выходу мультиплексора 28 будет подключен его шестой информационный вход (фиг.4ж). Сигналы, изображенные на фиг. 4а-е и фиг. 4з-л, аналогичны сигналам, изображенным

0 на фиг. 2а-е и 2з-л соответственно.

Из приведенных примеров видно, что постоянно присутствующая задержка (в примерах на 5 тактов) сигналов принимаемой двоичной последовательности на регу5 лируемом элементе 3 задержки, гарантирующая большую электрическую длину измеряемого канала связи по сравнению с вспомогательным, обеспечивает правильность функционирования устройства на

0 первом этапе.

На втором этапе работы устройства для измерения характеристик дискретного канала связи для обнаружения случайной рае- синхронизации сравниваемых в элементе

5 29 сравнения последовательностей, которая может возникнуть из-за искажения первого единичного сигнала в измеряемом или вспомогательном каналах, а также при выпадении или вставке единичных элементов,

0 предназначена часть схемы автоматического временного согласования, включающая в свой состав второй регистр 25 сдвига, второй двоичный счетчик 27, двоичный счетчик 32 с постоянным коэффициентом счета, вто5 рой 8 дешифратор, третий и четвертый RS- триггеры 30 и 31, третий, четвертый, пятый и шестой элементы ИЛИ 20-23, третий 16, четвертый 17 и пятый 18 элементы И 16-18, второй элемент 2 задержки.

0 Принцип работы этой части схемы основан на том, что при наличии случайной рае- синхронизации резко увеличивается число сигналов ошибки на выходе элемента 29 сравнения. Это число будет значительно

5 превышать возможное число ошибок в измеряемом канале связи. Задаваясь длиной контролируемого участка и предельным числом ошибок на нем можно зафиксировать факт рассинхронизации. Длина контролиру0 емого участка назначается такой, чтобы выборочные статистические характеристики потока ошибок не существенно отличались от генеральных. Предельное число ошибок на контролируемом участке задается исходя

5 из предположения, что исследуемый дискретный канал связи не.является подавленным.

Требуемой длиной контролируемого участка определяется коэффициент счета Кеч двоичного счетчика 32 с заданным коэффициентом счета, а предельным числом ошибок на этом участке определяется соответствующая коммутация первой группы выходов второго дешифратора 8. На время контроля двоичная последовательность, поступающая с выхода элемента 29 сравнения, задерживается на втором регистре 25 сдвига число разрядов которого выбирается равным Кеч.

Работа части сх«мы автоматического временного согласования, предназначенной для обнаружения случайной рассинхро- низации, начинается одновременно с началом работы всего устройства. Тактовые импульсы с тактового входа устройства через четвертый элемент И 17 поступают на информационный вход двоичного счетчика 32 с постоянным коэффициентом счета. После приема контролируемого участка с выхода двоичного счетчика 32 с постоянным коэффициентом счета поступит импульс на разрешающий вход (У-вход) второго дешифратора 8. К этому моменту второй двоичный счетчик 27 произведет подсчет числа ошибок и с его выхода соответствующий код поступит на адресные входы второго дешифратора 8. После этого второй двоичный счетчик 27 обнуляется посредством подачи на его установочный вход через третий элемент ИЛИ 20 задержанного на втором элементе 2 задержки сигнала с выхода двоичного счетчика 32 с постоянным коэффициентом счета, Время задержки выбирается таким, чтобы к моменту прихода следующего тактового импульса после появления сигнала на выходе двоичного счетчика 32 с постоянным коэффициентом счета второй двоичный счетчик 27 был обнулен Этим самым обеспечивается возможность подсчета числа ошибок на следующем контролируемом участке.

В случае, когда число ошибок на контролируемом участке допустимо, на одном из выходов второго дешифратора 8, объединенных в первую группу, появится сигнал, который через четвертый элемент ИЛИ 21 поступит на S-вход четвертого RS-триггера 21 и переведет его в единичное состояние. Сигнал с прямого выхода четвертого RS- триггера 31 обеспечит дальнейшее прохождение в часть схемы устройства, обеспечивающей обработку последовательности сигналов ошибки, тактовых импульсов (через пятый элемент И 18) и задержанного на Кеч тактов на втором регистре сдвига 28 сигнала ошибки (через третий элемент И 16).

В противном случае, когда число ошибок на контролируемом участке превышает заданное предельное число, сигнал появится на одном из выходов второго дешифратора 8, объединенных во вторую группу. Этот сигнал через пятый элемент ИЛИ 22 поступит на R-вход третьего RS-триггера 30 и пе- 5 реведет его в нулевое состояние. Кроме того, сигнал с выхода пятого элемента ИЛИ 22 через шестой элемент ИЛИ 23 поступит на R вход четвертого RS-триггера 31 и переведет его в нулевое состояние. Сигнал с

0 прямого выхода четвертого RS-триггера 31 блокирует прохождение в часть схемы устройства, обеспечивающей обработку последовательности сигналов ошибки, тактовых импульсов и сигнала ошибки. Сигнал с пря5 мого выхода третьего RS-триггера 30 поступит на первый вход четвертого элемента И 17, блокируя тем самым поступление тактовых импульсов в устройство и прекращая проведение данного опыта, а сигнал с ин0 версного выхода этого триггера поступит на четвертый выход устройства, обеспечивая сигнализацию о рассинхронизации.

Если по результату подсчета число ошибок на контролируемом участке опыт не пре5 кращен, то дальнейшая работа устройства (часть схемы, обеспечивающей обработку последовательности сигналов ошибки, т.е. непосредственное измерение характеристик дискретного канала связи) происходит

0 следующим образом (третий этап).

Тактовые сигналы с тактового входа устройства через четвертый и пятый элементы И 17 и 18 поступают на информационный вход четвертого счетчика 11, который под5 считывает общее число принятых единичных символов, и на информационный вход первого счетчика 5, который подсчитывает число неискаженных символов между двумя соседними ошибками в принимаемой по0 следовательности. Сигналы с выходов первого счетчика 5 поступают на вторые входы k-элементов И 6i-6k. Если произошла ошибка в принимаемой последовательности, то с выхода элемента 29 сравнения, на вход ко5 торого поступают синхронизированные по времени двоичные последовательности, сигнал ошибки, задержанный на втором регистре сдвига на Кеч тактов, через третий элемент И 16 поступает на информацион0 ный вход третьего счетчика 10, подсчитывающего число искаженных символов, на первые входы k-элеметов W6i-6k, разрешая тем самым прохождение сигналов с выходов первого счетчика 5 на входы первого дешиф5 ратора 7, и через время, определяемое параметрами первого элемента 1 задержки, обнуляет первый счетчик 5. На одном из выходов первого дешифратора 7, который соответствует разряду длин, в который входит полученная длина безошибочного интервала, появится сигнал, который поступает на счетный вход одного из m вторых счетчиков 9i-9m и увеличивает его состояние на единицу. Аналогично происходит работа устройства при дальнейшем сравнении принимаемой и передаваемой последовательности.

Отношение содержимого m вторых счетчиков 9i-9m к содержимому третьего счетчика 10 позволяет получить статистическую функцию распределения безошибочных интервалов, а отношение содержимого третьего счетчика 10 к содержимому четвертого счетчика 11 - частость ошибки. Формула изобретения Устройство для измерения характеристик дискретного канала связи, содержащее элемент сравнения, первый двоичный счетчик, первый регистр сдвига, информационный вход которого является первым информационным входом устройства второй регистр сдвига, первый и второй дешифраторы, первый счетчик, группу k-элементов И, m вторых счетчиков, третий и четвертый счетчики, последовательно соединенные первый элемент задержки и первый элемент ИЛИ, выход которого соединен с уста- новочным входом первого счетчика информационный вход которого соединен с информационным входом четвертого счетчика, а соответствующие выходы первого счетчика соединены с первыми входами группы k-элементов И, вторые входы которых соединены соответственно с входом первого элемента задержки и информационным входом третьего счетчика, а выходы группы k-элементов И соединены с соответствующими входами первого дешифратора выходы которого соединены с информационными входами m вторых счетчиков, установочные входы которых соединены с установочными входами третьего и четвертого счетчиков, вторым входом первого элемента ИЛИ и является установочным входом устройства, первым, вторым и третьим выходами которого являются соответственно выходы m вторых счетчиков, третьего и четвертого счетчиков, отличающее - с я тем, что, с целью повышения достоверности измерения, введены регулируемый элемент задержки, вход которого является вторым информационным входом устройства, четыре RS-триггера, второй элемент задержки, пять элементов И, пять элементов ИЛИ. мультиплексор, второй двоичный счетчик, двоичный счетчик с постоянным коэффициентом счета, выход которого соединен с разрешающим входом второго дешифратора и входом второго элемента задержки, выход которого соединен с первым входом третьего элемента ИЛИ, выход первого элемента И соединен с S-входом первого RS-триггера, выход второго элемента ИЛИ соединен с R-входом первого RSтриггера, прямой выход которого соединен с первым входом второго элемента И и с S-входом второго RS-триггера, инверсный выход которого соединен с первым входом первого элемента И, второй вход которого

0 соединен с информационным входом первого регистра сдвига, тактовый вход которого соединен с вторым входом второго элемента И и с выходом четвертого элемента И, выход второго элемента И соединен с

5 информационным входом первого двоичного счетчика, выходы которого соединены с адресным входом мультиплексора, выходы первого регистра сдвига соединены с соответствующими информационными входами

0 мультиплексора, выход которого соединен с первым входом элемента сравнения, второй вход которого соединен с первым входом второго элемента ИЛИ и с выходом регулируемого элемента задержки, выход элемен5 та сравнения соединен с информационным входом второго двоичного счетчика и информационным входом второго регистра сдвига, тактовый вход которого соединен с выходом четвертого элемента И, тактовым

0 входом двоичного счетчика с постоянным коэффициентом счета и вторым входом пятого элемента И, выход второго регистра сдвига соединен с первым входом третьего элемента И, выход которого соединен с ин5 формационным входом третьего счетчика, второй вход третьего элемента И соединен с первым входом пятого элемента И, выход которого соединен с информационным входом первого счетчика, и прямым выходом

0 четвертого RS-триггера. R-вход крторого соединен с выходом шестого элемента ИЛИ, первый вход которого соединен с установочным входом двоичного счетчика с посто- янным коэффициентом счета, выход

5 третьего элемента ИЛИ соединен с установочным входом второго двоичного счетчика, выходы которого соединены с соответствующими адресными входами второго дешифратора, первая группа выходов которого

0 через четвертый элемент ИЛИ соединена с S-входом четвертого RS-триггера. а вторая группа выходов второго дешифратора через пятый элемент ИЛИ соединена с вторым входом шестого элемента ИЛИ и с R-входом

5 третьего RS-триггера, S-вход которого соединен с R-входом второго RS-триггера, вторым входом второго элемента ИЛИ, вторым входом третьего элемента ИЛИ, установочным входом первого двоичного счетчика, установочным входом двоичного счетчика с

постоянным коэффициентом счета и установочным входом четвертого счетчика, прямой выход третьего RS-триггера соединен с первым входом четвертого элемента И, второй

вход которого является тактовым входом устройства, а инверсный выход третьего RS- триггера является четвертым выходом

устройства.

/ t

Изобретение относится к радиотехнике. Целью изобретения является повышение достоверности измерения характеристик дискретного канала связи. Устройство со

aFfr.

Фиг. 4

V