Устройство для ввода в микроЭВМ дискретных сигналов Советский патент 1993 года по МПК G06F3/00 

Изобретение относится к области вычислительной техниШ в частности, к уст- ройствам сопряжения и может быть использовано для программно-аппаратной;) вычисления булевых функций.

Известно устройство двунаправленного ввода-вывода информации, состоящее из дешифратора адреса, шинного формирователя и схем И.

РГё дйТа тйб мТакого устройства являет- низкая производительность и узкая об- ласть применения.

Известно также устройство, состояние из дешифратора адреса, шинного формирователя, регистра, программируемой логической матрицы, элементов И и ИЛИ,

Недостатком известного устройства является низкая производительность и узкая область применения. . :. .

Наиболее близким по технической сущности к предлагаемому является устройст- во, содержащее дешифратор адреса, первый, второй и третий элементы И,элемент ИЛИ, шинный формирователь, регистр, группу элементов И, группу элементов И- НЕ, причем выход дешифратора адреса подключен ко входу устройства для подключения шины адреса микро-ЭВМ, выход дешифратора адреса соединен с первыми входами первого, второго.элементов И, выход первого элемента И соединен со входом выборки шинного формирователя, вход задания направления передачи которого и первый вход элемента ИЛИ соединены со входом устройства для подключения выхода команды ввода микроЭВМ, вторые входы элемента ИЛИ и второго элемента И подключены ко входу устройства для подключения выхода команды вывода микроЭВМ, выход элемента ИЛИ соединен со вторым входом первого элемента И, вход-выход шинного формирователя соединен со входом-выходом устройства для подключения входа-выхода данных микроЭВМ, выход . второго элемента И подключен ко входу синхронизации регистра, информационный вход которого соединен с выходом шинного формирователя, i-й выход регистра (, n-1) . соединен с первым входом i-ro элемента И группы, (1+1)-й выход регистра соединен с первым входом 1-го элемента И-НЕ группы, вторые входы 1-го элемента И группы и 1-го элемента И-НЕ группы соединены с i- м входом устройства для подключения 1-го выхода источника дискретных сигналовГвьгход ы 1-го элемента И группы и 1-го элемента И-НЕ группы соединены с i-м входом третьего элемента И, выход которого соединен с информационным входом шинного формирователя. Недостатком известного устройства являются большие временные затраты при

вычислении булевых функций от многоразрядных входных сигналов, хотя на практике многоразрядные сигналы используются широко. Так для вычисления многоразрядной булевой функции входного сигнала, ес|ли разрядность во много превышает разрядность известного устройства (которая При реализации на БИС ограничена количеством входов) приходится использовать йе- сколько схем устройства - что приводит к большим временным затратам, которые прямо пропорционально возрастают с уве- л чШйёМ разря ЙНсУс тй входного сигнала1.

В связи с этим, целью настоящего изобретения является повышение быстродействия устройства при вычислении булеЬой функции от многоразрядного входного сигна ла.

Поставленная цель достигается тем, Цто устройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор ад- .реса, первый, второй и третий элементу И, первый элемент ИЛИ, шинный формирЬва- тель, регистр, группу элементов И с состояниями на выходе, группу элементов И-НЁ с тремя состояниями на выходе, Причем вход дешифратора адреса подключей ко входу устройства для подключения тины адреса микроЭВМ, выход дешифратора адреса соединён с первыми входами первого и второго элементов И, выход первого ле- мента И соединен со входом выборки и)ия- ного формирователя, вход задания направления передачи которого и первый вход первого элемента ИЛИ соединены со входом устройства для подключения вывода команды ввода микроЭВМ, выход элемента ИЛИ соединен со вторым входом первого элемента И, вторые входы элемента ИЛИ и второго элемента И соединены со входом устройства для подключения команды вывода микроЭВМ, вход-выход шинного формирователя соединен со входом-выходом устройства для подключения входа-выхода данных микроЭВМ, выход второго элемента И подключён ко входу синхронизации регистра, информационный вход которого Соединен с выходом шинного формирователя, выходы 1-го элемента И группы с TpeMjji состояниями на выходе и 1-го элемента с тремя состояниями на выходе группы соединены с i-м входом третьего элемента И, йительно введены две группы мультиплексоров, группа регистров, два счетчика, два гераТ схема сравнения, генератор тактЬвых сигналов, элемент запрета, четвертый 1/ пятый элементы И, второй элемент ИЛ И и элемент задержки, вход которого соединен с (п+1)-м входом третьего элемента И, четным входом первого счетчика °и выходом генератора тактовых сигналоз, вход последГруппа регистров 10.1-10.К предназна-. чена для обеспечения последовательной записи 2п-разрядных констант из регистра управления 7 по сигналу OUT 26 при активизированном состоянии выхода 1.1 де-. шифратора 1, их хранение, а также последовательную их выдачу на группу мультиплексоров 15 для вычисления булевой функции. Группа регистров 10.1-10.К может быть реализована, например, на стандартных интегральных микросхемах 155ИР13.

Элемент И 11. предназначены для управления входом установки триггера 16 в том случае, если активизированы выход 1.2 дешифратора 1 и вход 26 устройства.

Элемент И 12 предназначен для управления входами сброса счетчиков 19 и 20 и RS-триггера 17 в том случае, если активизирован выход 1.2 дешифратора 1 и вход 27 устройства.

Элемент запрета 13 предназначен для управления входом установки RS-триггера в том случае, если активизирован выход элемента задержки 21 и активизирован выход элемента И 4.

Группа мультиплексоров 14 предназначена для приема на свои входы Д.1-Д.К соответственных n-разрядных групп входного сигнала 28, а также для последовательной синхронной с группой мультиплексоров 15 (синхронизация осуществляется активным уровнем сигнала на выходе счетчика 19) выдаче этих групп на элементы 8.1-8.П и 9.1- 9.п для вычисления требуемой булевой функции. Группа мультиплексоров 14 может быть реализована, например, на стандартной интегральной микросхеме 155КП1.

Группа мультиплексоров 15 предназначена для приема на свои входы Д.1-КД.К 2п-разрядных констант с группы регистров 10.1-К10.К, соответственно, и выдаче их последовательно, синхронно с группой мультиплексоров 14 (синхронизация осуществляется активным сигналом с выхода счетчика 19) на входы элементов 8.1-8.П и 9,1-9.п для их соответственной настройки, обеспечивающей вычисление требуемой булевой функции. Группа мультиплексоров 15 может быть реализована, например, на стандартной интегральной микросхеме 155КП1.

RS-триггер 16 предназначен для управления генератором тактовых сигналов 18. RS-триггер 16 устанавливается сигналом с выхода элемента И 11, а обнуляется с элемента ИЛИ 23. RS-триггер 16 может быть реализован, например, на стандартной интегральной микросхеме 155ТМ2.

RS-триггер 17 предназначен для фиксации нулевого значения вычисленной булевой функции от переменных входного сигнала 28 при активизации выхода элемента И 4 и для обнуления RS-триггера 16 через элемент ИЛИ 23. RS-триггер 17 обнуляется при 5 активизации выхода элемента И 12. RS-триггер 17 может быть реализован, например, на стандартной интегральной микросхеме 155ТМ2.

Генератор тактовых сигналов 18 пред0 назначен для управления по счетному входу счетчиком 19 при вычислении булевой функции, для управления элементов И 4, для управления через элемент задеркжи 21 элементом запрета 13. Генератор тактовых сиг- 5 налов 18 может быть реализован, например, на стандартной интегральной микросхеме 155ЛАЗ, регистре, конденсаторе.

Счетчик 19 предназначен для адресации групп мультиплексоров 14 и 15 в режи0 ме вычисления булевой функции. Счетный вход счетчика 19 управляется по заднему фронту сигнала выходом генератора тактовых сигналов 18. Счетчик 19 обнуляется при активизации выхода элемента И 12. Счетчик

5 19 может быть реализован, например, на стандартных интегральных микросхемах 155НЕ7.

Счетчик 20 предназначен для управления схемой сравнения 22 при вычислении

0 булевой функции. Счетный вход счетчика 20 управляется (по переднему фронту сигнала) выходом элемента И 4. Счетчик 20 обнуляется при активизации выхода элемента И 12. Счетчик 20 может быть реализован, напри5 мер, на стандратных интегральных микросхемах 155НЕ7.

Элемент задержки 21 предназначен для формирования сигнала управления с элемента 13 и исключения ложных срабатыва0 ний элемента запрета 13. Время задержки на элементе 21 равно времени задержки на элементе И 4.

Схема сравнения 22 предназначена для фиксации единичного значения вычислен5 ной булевой функции от переменного входного сигнала 28 при совпадении значения . константы с регистра управления 7 и значения счетчика 20, а также для обнуления - RS-триггера 16 через элемент ИЛИ 23. Схе0 ма сравнения 22 может быть реализована, например, на стандратной интегральной микросхеме 533СП1.

Элемент ИЛИ 23 предназначен для об- 5 нуления RS-триггера 16 при окончании вы- числения булевой функции от многоразрядного входного Сигнала в том случае, если активизированы выход RS-триггера 17 или выход элемента сравнения 22, то есть прекращено вычисление.

Входы-выходы 24 предназначены для подключения шины данных микроЭВМ. Входы адреса 25 предназначены для подключения тины адреса внешней микро- ЭВМ,- . . ...-.

Вход управления 26 Запись предназначен для подключения команды выводы внешней микроЭВМ.

Вход управления 27 Чтение предназначен для подключения команды ввода внешней микроЭВМ.

Информационные входы 28 предназначены для подключения дискретных сигналов. V /;

Устройство для ввода в микроЭВМ дискретных сигналов работает следующим образом, . .

а) Режим настройки (фиг. 1,2).

Логические сигналы с периферийного оборудования формируют многоразрядный входной сигнал, который поступает на соответствующие группы входов 28 группы мультиплексоров 14 по n-разрядов на каждую группу входов (общее количество групп входов группы мультиплексоров 14 и 15 рав- но К), причем 1-я n-разрядная группа входного сигнала поступает на i-ю информационную группу входов мультиплексоров 14. На шине адреса 25 выставляется адрес устройства, а с шины управления поступает сигнал OUT 26. Из памяти микропроцессора извлекается код-маска очередного конъю,ктивного терма, которая является настроечным сиг- налом группы регистров 10.1-10.К и регистра управления (разрядность каждого 2п) и выставляется на шине данных. Идет программирование или настройка порта, при этом дешифратор адерса 1 дешифрует адрес устройства, на выходе элемента ИЛИ 5 появляется активный уровень сигнала и сигнал с выхода элемента И 2 подключает шинный формирователь 6 к шине данных 24 в режиме ввода, что обеспечивается неактивным уровнем сигнала in на входе 27/

Запись 2-п-разрядных констант кода настройки с шины данных 24 через шинный формирователь 6 последовательно в управляющий регистр 7 и группу регистров 10.1- 10.К осуществляется по переднему фронту импульса с выхода элемента И 3 (фиг.2). Поэтому по переднему фронту первого импульса с выхода элемента И 3 запись первой 2-п-разрядной константы с выхода шинного формирователя 6 осуществляется только в управляющий регистр 7, то что было записано в управляющем регистре 7 до этого по переднему фронту первого импульса с выхода элемента И 3 переписывается в регистр 10.К группы, предыдущее содержимое регистра 10.К группы при этом переписывается

в регистр 10.К-1 (на фиг.1, 2 не указано), далее аналогично до регистра 10.1, в который по переднему фронту первого импульса с выхода элемента И 3 переписывается ioдержимое регистра 10.2. По переднему фронту второго импульса с выхода элемента И 3 (на фиг.2 не указано) осуществляемся запись второй 2п-разрядной константы из шинного формирователя 6 в управляющий

регистр 7, первая кЬМта нта при этом из управляющего регистра 7 переписывается в регистр 10.К, содержимое регистра 10.1 переписывается в регистр 10.(И) (,К)., В дальнейшем завись констант в управля ющий регистр 7 и группу регистров 10.1-1().К осуществляется аналогично (см. фиг.2) и;по переднему фронту К+1-го импульса с выхода элемента И 3 К+1-я константа кода настрЬй- ки с выхода шинного формирователя 6 записывается в управляющий регистр 7, ((-я константа переписывается из управляющего регистра 7 в регистр 10.К, К-1-я константа переписывается из регистра 10.К в регистр 1Q.K-1 (на фиг.2 не указано) и так далее до

регистра 10.1, в который из регистра 10.2 записывается первая константа.

Сигналы с выходов групп регистров

10.1-10.К .поступают на информационные

входы группы мультиплексоров 15 таким рбразом, что сигнал с L выхода j-ro регистра поступает на j-й информационный вход Ц-го мультиплексора второй группы 15. . б) Режим вычисления (фиг.3,4). При появлении активного уровня cnrViaла на втором выходе дешифратора 1 в ccfotветствии с кодом с шины адреса 25 и при

появлении OUT 26 появляется активйый

уровень сигнала на выходе элемента И;1Т,

который устанавилвает RS-триггер 16 в еди яичное состояние. Генератор тактовых сигналов 18 начинает вырабатывать довательность импульсов, подсчет которых осуществляется счетчиком 19. Величина значения счетчика 19 через настроечные входы

групп мультиплексоров 14, 15 подключает информационные входы этих мультиплегсорбв, соответствующие этому адресу к элементам 8..1-8.П и 9.1-9.П. При этом сигналы, поступающие с 2п-разрдяной группы, выходов мультиплексоров 15, настраивают ле- менты 8.1-В.п и 9.1-9.п таким образом,|что каждый разряд входного слеше через каждую пару этих элементов может либо передаваться без инверсии (высокоимпеданснЬе

Состояние элементов 9.I), либо с инверсией (в ысокоимпедансноё состояние элементов 8.1), либо передачи не будет - безразлично состояние разряда входного сигнала (высо- коимпедансное состояние обоих магистральных элементов 8.I и 9.I). На выходах всех

него из которых соединен с выходом первого RS-триггера, вход установки в единицу которого соединен с выходом четвертого элемента И, первый и второй входы которого соединены соответственно со вторым вы - ходом дешифратора адреса и вторым входом первого элемента ИЛИ, первый вход которого соединен с первым входом пятого элемента И, выход которого соединен со входами обнуления первого и второго счет- чиков и входом установки в ноль второго RS-триггера, вход установки в единицу которого соединен с выходом элемента запрета, управляющий вход которого соединен с выходом третьего элемента И и счетным входом второго счетчика, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом регистра и информационным входом первого регистра группы, информационный вход д-го регистра группы (, К-1; k- количество групп переменных булевой функций) соединен с выходом (д + 1)-го регистра группы, входы синхронизации регистров которой соединены с выходом второго элемента И, J-й информационный вход ) i-ro мультиплексора первой группы соединен с S-м информационным входом группы устройства (,i.j), настроечный вход i-ro мультиплексора первой группы и настроеч- -ный вход L-го мультиплексора второй группы (,2n) соединены с выходом первого счетчика, L-выход j-ro регистра соединен с j-м информационным входом L-го мультиплексора второй группы, выход i-ro мультиплексора пер- вой группы соединен с первыми входами i-ro элемента И с тремя состояниями на выходе и i-ro элемента И-НЕ стремя, состояниями на выходе, вторые входы последнего из которых соединены с выходом 2 i-ro мульти- плексора второй группы, выход (2i-1)-ro мультиплексора которой соединен со вторым входом i-ro элемента И с тремя состояниями на выходе, выход схемы сравнения соединен с первым входом шинного форми- рователя, второй вход которого соединен с выходом второго RS-триггера и первым входом второго элемента ИЛ И, выход которого соединен со входом установки в ноль первого RS-триггера, выходы элемента задерж- к и и схемы сравнения соединены .соответственно с информационным входом элемента запрета и вторым входом второго элемента ИЛИ, второй выход дешифратора адреса соединен со вторым входом пятого элемента И.

Сущность изобретения заключается в повышении быстродействия устройства при вводе в микроЭВМ многоразрядных диск-

ретных сигналов за счет применения режима локального сканирования групп переменных входного сигнала.

Суть режима локального сканирования групп переменных входного сигнала заключается:-

а) в обеспечении предварительной записи К2п-разрядных констант кода настройки для вычисления конъюнктивного терма в соответствующие регистры группы и записи контрольного значения (количества п-раз- рядных групп входного сигнала) -К+1-й константы в регистр, который в предлагаемом устройстве выполняет функции управляющего;

б) в синхронной последовательной выдаче первой группой мультиплексоров 1-й n-разрядной группы входной комбинации и 1-й ,К) 2п-разрядной константы второй группой мультиплексоров на группы элементов: И с тремя состояниями на выходе и И-НЕ.с тремя состояниями на выходе с целью вычисления подконъюнкции в каждой i-й n-разрядной группе входного сигнала; в) в фиксации схемой сравнения единичного значения локально вычисленной булевой функции при совпадении количества единичных значений вычисляемых п-раз- рядных подконъюнкции, подсчитываемых вторым счетчиком, с контрольным значением (числа подконъюнкции), хранящимся в управляющем регистре;

г) в прекращении вычислений и возвращении схемы в исходное состояние при нулевом значении хотя бы одной вычисленной подконъюнкции, а также в фиксации вторым RS-триггером нулевого значения вычисленной булевой функции;

д) в выдаче значений выходных сигналов схемы сравнения и второго RS-триггера на входы-выходы устройства по первому сигналу активизации второго входа (in) управления устройства, а также в принятии решений о том, что булевая функция равна единице, при активизации выхода схемы сравнения, или булева функция равна нулю, когда активизирован выход второго RS-триггера.

Сущность изобретения- реализуется следующей совокупностью конструктивных признаков - новых элементов и связей, определяющих соответствие предлагаемого технического решения критерию новизна.

Введение первой группы мультиплексоров и соответствующих им связей позволяет последовательно выдавать п-разрядные группы входного многоразрядного сигнала для вычисления булевой функции в группы элементов: И с тремя состояниями на выходе и И-НЕ с тремя состояниями на выходе в режиме локального сканирования групп переменных входного сигнала.

Введение второй группы мультиплексоров и соответствующих им связей позволяет управлять группами элементов: И с тремя состояниями на выходе и И-НЕ состояниями на выходе на основании 2п-разрядных констант в режиме локального сканирования групп переменных входного сигнала.

В ведение первого счетчика и соответствующих ему связей позволяет управлять первой и второй группами мультиплексоров для обеспечения их синхронной работы в режиме локального сканирования групп переменных входного сигнала.

Введение генератора тактовых сигналов и соответствующих ему связей позволяет управлять: первым счетчиков, третьим элементом И для исключения ложных срабатываний и.элементом запрета, обеспечивающим прекращение вычисления булевой функции в случае, когда хотя бы одна под- конъюнкция равна нулю в режиме локального сканирования групп переменных входного сигнала.

Введение первого RS-триггера и соответствующих ему связей позволяет подключить генератор тактовых сигналов в режиме локального сканирования групп переменных входного сигнала и отключать его по окончании этого режима при появлении сигнала на входе сброса.

Введение второго RS-триггера и соответствующих ему связей позволяет фиксировать факт равенства логическому нулю булевой функции от входного сигнала в режиме локального сканирования групп переменных входного сигнала, выдавать сигнал на сброс первого RS-трйггера для прекращения этого режима и выдавать информацию в шинный формирователь о значении булевой функции по команде со входа устройства Для подключения выхода команды ввода микроЭВМ.

Введение второго счетчика и соответствующих ему связей позволяет проводить подсчет количества подконъюнкций, для которых вычисленный терм равен логической единице с.выхода третьего элемента И и управлять схемой сравнения в режиме ло- кальяого сканирования групп переменных входного сигнала.

Введение схемы сравнения и соответствующих ей связей позволяет фиксировать факт равенства логической единице булевой функции в режиме локального сканирования групп переменных входного сигнала по совпадению значений с управляющего регистра и второго счетчика, управлять первым RS-триггеро по окончании режима для прекращения вычислений и выдавать информацию в шинный формирователь о значении булевой функции по команде со вхо да устройства для подключения выхода комЫ- ды ввода микроЭВМ.

Введение элемента запрета и соотв етствующих ему связей позволяет управлять вторым RS-триггером в режиме локального сканирования групп переменных входного сигнала, в случае если значение вычисляемой подконъюнкции равно логическому ну0 лю.:

Введение элемента задержки и соотв|ет- ствующих ему связей позволяет добиться одновременного (синхронного) появления сигналов на обоих входах элемента запрета

5 в режиме локального сканирования групп переменных входного сигнала.;

Введение второго элемента ИЛИ и со от- ветствующих ему связей позволяет осуществлять сброс первого RS-триггера АЛЯ

0 прекращения режима локального сканирования групп переменных входного сигнала в случае окончания вычисления булевой функции от входного сигнала (т.е. или

F-D- -,-,,. ,... - : ..;

5 Введение группы регистров и соответствующих им связей позволяет осуществить последовательную запись через регистр уп- равления из шинного-формирователя 2п- разрядных констант, а также их хранение и

0 последовательную выдачу во вторую груЬпу мультиплексоров для вычисления булеЬой функции от входного сигнала в режиме фокального сканирования групп переменных входного сигнала.Введение четвертого зле5 мента И и соответствующих ему связей позволяет управлять первым RS-триггером для инициации режима локального сканирования групп переменных входного сигнала. Введение пятого элемента И и соотйет0 ствующих ему связей позволяет обнулять первый и второй счетчики и второй RS-триг- гер после завершения режима локального сканирования групп переменных входного сигнала.l

5Введение новых связей для третьего элемента И позволяет управлять им с цейью исключения ложных срабатываний в ме локального сканирования групп переменных входного сигнала.

o . ..-.....;

Введение новых функций регистра управления и соответствующих ему связей позволяет управлять записью 2п-разрядЬых констант в группу регистров в режиме ло- 5 кального сканирования групп переменных входного сигнала, а также управлять схемой сравнения для завершения этого режимф по окончании определенного (константой регистра управления) количества циклов лений.

Введение новых связей для дешифратора позволяет управлять четвертым и пятым элементами И для начала и завершения режима локального сканирования групп переменных входного сигнала.

Введение новых связей для шинного формирователя позволяет по окончании вычислений в режиме локального сканирова1 ния групп переменных входного сигнала выдавать значения выходных сигналов второго RS-триггера и схемы сравнения, на основании которых принимается решение о значении булевой функции.(Если сигналы на выходе второго RS-триггера 1, а на выходе схемы сравнения 0, то , если же сигналы второго RS-триггера 0, а на выходе схемы сравнения 1, то ).

Таким образом, предлагаемое техническое решение соответствует критерию существенные отличия, поскольку в известных устройствах аналогах и прототипе при вычислении булевой функции от многоразрядного входного сигнала не достигается снижение временных затрат вследствие отсутствия указанной выше совокупности конструктивных признаков.

При использовании предлагаемого устройства может быть получен положительный эффект повышения быстродействия устройства. Количественный расчет приведен в разделе технико-экономического обоснования.

На фиг.1 изображена функциональная схема предлагаемого устройства для ввода в микроЭВМ дискретных сигналов.

На фиг.2 изображены временные диаграммы работы предлагаемого устройства в режиме настройки для вычисления булевой функции от многоразрядного входного сигнала. . .

На фиг.З изображены временные диаграммы работы предлагаемого устройства в режиме вычисления для случая, когда значение булевой функции равно единице.

На фиг,4 изображены временные диаграммы работы предлагаемого устройства в режиме вычисления для случая, когда значение булевой функции равно нулю.

Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1 с выходами 1.1 и 1.2, три элемента 2,3,4, элемент ИЛИ 5, шинный формирователь 6, управляющий регистр 7, группу элементов И 8.1-8.П с тремя состояниями на выходе, группу элементов И-НЕ 9,1-9.п с тремя состояниями на выходе, группу регистров 10.1-10.К, два элемента И 11, 12, э лемент запрета 13, две группы мультиплексоров 14, 15, два RS-триггера 16, 17, генератор тактовых сигналов 18, два счетчика 19, 20, элемент задержки 21, схему сравнения 22, элемент ИЛИ 23, входы-выходы данных 24, вхо- ды адреса 25, входы управления 26, 27, информационные входы 28.

5Вход дешифратора адреса 1 подключен ко входу устройства 25 для подключения шины адреса микро- ЭВМ. Выход 11 дешифратора адреса 1 соединен с первыми входами первого 2 и второго 3 элементов И.

0 Выход первого элемента И 2 соединен со входом выборки шинного формирователя 6, вход задания направления передачи которого, первый вход первого элемента ИЛИ 5 и второй вход пятого элемента И 12 соеди5 нены со входом устройства 27 для подключения выхода команды -ввода микроЭВМ. Выход элемента ИЛИ 5 соединен со вторым входом первого элемента И 2. Второй вход элемента ИЛИ 5, вторые входы второго 3 и

0 четвертого 11 элементов И соединены со входом устройства 26 для подключения команды вывода микроЭВМ. Выход 1.2 дешифратора адреса 1 соединен с первыми входами четвертого 11 и пятого 12 элемен5 тов И. Вход-выход шинного формирователя 6 соединен со входом-выходом 24 устройства для подключения входа-выхода данных микроЭВМ. Выход четвертого элемента И

11 соединен со входом установки первого 0 RS-триггера 16, а выход пятого элемента И

12 подключен ко входам сброса второго RS- триггера 17, первого 19 и второго 20 счетчиков. Выход первого RS-триггера 16 соединен со входом генератора тактовых

5 сигналов 18. Выход генератора тактовых сигналов 18 соединен со счетным входом первого счетчика 19, n+1-ым входом третьего элемента И 4 и с элементом задержки 21. Выход элемента задержки 21 соединен со

0 вторым входом элемента запрета 13. Выход третьего элемента И 4 подключен к счетному входу второго счетчика 20 и к первому входу элемента запрета 13. Информационный выход второго счетчика 20 соединен со

5 вторым входом схемы сравнения 22. Выход элемента запрета 13 соединен со входом установки второго RS-триггера 17. Выход второго RS-триггера 17 соединен со вторым информационным входом шинного форми0 рователя бис первым входом второго элемента ИЛИ 23. Выход схемы сравнения 22 подключен к первому информационному входу шинного формирователя 6 и ко второму входу второго элемента ИЛИ 23. Выход

5 второго элемента ИЛИ 23 соединен со входом сброса первого RS-триггера 16. Входы синхронизации группы регистров 10.1-10.К и управляющего регистра 7 соединены с вы- ходом второго элемента И 3. Информационный выход регистра управления 7 соединен

информационным входом регистра 10.К группы регистров 10.1-К10.К и с первым входом схемы сравнения 22. Остальные ин- . ормационные входы и выходы регистров 10.1-К10.К (кроме информационного выхо- 5 а регистра 10.1) соединены между собой последовательно (т.е. информационный выод g+1-ro регистра группы 10,1-10.Ксоеди: нен с информационным входом g-ro регистра , ), Первая и вторая группы 10 ультиплексоров 14. .15 подключены следующим образом: j-й информационный вход ,К) 1-го мультиплексора первой группы 14 оединен с S-м информационным входом гурппы устрйоства 28(,17}), настроечный 15 вход i-ro мультиплексора первой группы 14 и настроечный вход L-ro мультиплексора второй группы 15 (, 2n) соединены с выходом первого счетчика 19, L-й выход j-.ro/ регистра группы соединен с j-м информаци- 20 онным входом L-ro мультиплексора второй группы 15, выход 1-го мультиплексора первой группы 14 соединен с первыми входами i-ro элемента И с тремя состояниями на выходе 8.1-8.П, и 1-го элемента И-НЕ с тремя 25 состояниями на выходе 9,1-9.п, вторые вхо- ы последнего из которых соединены с выходом 2 i-ro мультиплексора второй группы 15; выход (2i-1)-ro мультиплексора которой соединен со вторым входом 1-го элемента И 30 стремя состояниями на выходе 8.1-8.п. Выходы i-ro элемента И группы с тремя состояниями на выходе 8.1-8.П и 1-го элемента И-НЕ группы 9.1-9.П с тремя состояниями на выходе соединены с i-м входом третьего 35 элемента И 4 (, п).

. --v -.. -- - ;..-.

Дешифратор 1 предназначен для дешифраций адреса, выставленного на входах адреса 25 устройства. Дешифратор 1 может 40 быть реализован например, на. стандартных интегральных микросхемах 1551/1ДЗ.

Элемент И 2 предназначен для управле- ния.первым входом разрешения (входом выборки) шинного формирователя 6. Выход 45 элемента И 2 возбуждается, если активированы выход 1.1 дешифратора 1 и выход элемента ИЛИ 5.

Элемент ИЗ предназначен для управле- 50 ния входом синхронизации для записи констант в управляющий регистр 7 и группу регистров 10.1-10.К в том случае, если активированы выход 1.1 дешифратора 1 и вход 26 устройства.55

Элемент И 4 предназначен для управления счетным входом счетчика 20 в том случае, если активированы выходы пар элементов групп 8.1-8.П и 9.1-Э.п и выход генератора 18.

Элемент ИЛИ 5 предназначен для управления элементом И 2 в том случае, е|сли активированы входы 26 или 27 устройства.

Шинный формирователь 6 предна на- чендля усиления по мощности сигналов на входах-выходах 24 устройства при активизации первого входа разрешения (выхода выборки), а также для перевода своего ёхо да-выхода в состояние высокого импеданса при неактивизации первого входа разрешения для отключения информационных (входов-выходов 24 устройства, Режим рароты шинного формирователя 6 определяется также уровнем сигнала на втором входе разрешения (входе направления) передачи Работа шинного формирователя 6 описывается табл.1.

Шинный формирователь 6 может быть реализован, наприм ер, на стандартны интегральных микросхемах 589АП1 б. j

Регистр управления 7 предназначен для обеспечения последовательной записи (из шинного формирователя по сигналу OUTae, при активированном состоянии выхода 1.1 дешифратора 1) и передачи в группу рег.ист- ров 10,.1-10.К 2п-разряднх установочных констант, а также запись и хранение KJ+1-й константы (характеризующей число циклов вычислений), а также выдачу ее на первый вход элемента сравнения 22 для ограничения завершения вычислений.Регистр уНрав- ления 7 может быть реализован, например, на стандартных интегральных микросхемах 155ИР13.. .

Группа элементов И с тремя состояниями на выходе 8.1-8.П предназначена для идентификации прямого значения 1-й переменной в конъюктивном терме. При этом активирован вход управления 1-го из; элементов 8.1-8,п. В противном случае выход элемента находится в высоко импеданЬном состоянии и не влияет на работу 1-го и элементов И-НЁ.9.1-9.П. Группа элементов И с тремя состояниями на выходе 8,1-8.п может быть реализована, например, на Јтан- дартных интегральных микросхемах 589АП16, .: . ;

Группа элементов Й-НЕ 9.1-9.П ст ремя состояниями на выходе предназначен для идентификации инверсного состояния 1-й переменной в конъюктивном терме. При этом активизирован вход управления Нго из элементов 9.1-9.п. В противном случа, выход элемента находится в высокоимпеДанс- ном состоянии и не влияет на работу 1-го из элементов И 8.1-8.п.I

Группа элементов И-НЕ 9.1-К9.П d тремя состояниями на выходе может быть реализована на стандартных интегральных микросхемах 589АП26.I

пар элементов 8.1 и 9.1 устанавливаются активные уровни сигналов, если входной сигнал покрывает конъюнктивный терм, вычисляемый микропроцессорной системой и при наличии стробирующего импуль1 са с генератора тактовых сигналов 18 активный уровень сигнала с выхода элемента И 4 производит увеличение значения счетчика 20 по переднему фронту импульса на единицу. Таким образом, при j+1 импульсе генератора на входы элементов 8.1-8.П и 9.1-9.П поступают значения с J-x входов групп мультиплексоров 14, 15 ( ,К).

На схему сравнения 22 с выхода регистра управления 7 поступает контрольный код, соответствующий количеству п-разряд- ных групп в вычисляемом конъюнктивном терме (аналогичный числу использующихся при его вычислении регистров групп 10.1- 10.К), при совпадении значения второго счетчика со значением кода управляющего регистра 7 появляется активный уровень сигнала на выходе схемы сравнения 22, который сигнализирует о том, что вычисленный терм 1. Если же входной сигнал не . покрывается конъюнктивным термом, вычисляемым микропроцессорной системой, то отсутствующий активный уровень сигнала на выходе элемента И 4(фиг.4) вызывает совместно с активным уровнем сигнала с генератора тактовых сигналов 18, прошедшим элемент задержки 21,появление активного уровня сигнала на входе установки RS-триггера 17 и установку RS-триггера 17 в состояние единицы. По сигналу in 27 (при выставлении на шине адреса 25 кода, вызывающего появление активного уровня сигнала на 1-м выходе дешифратора 1), настраивающим шинный формирователь 6 на ввод информации, производится опрос выходов схемы сравнения 22 и RS-триггера 17 с целью проверки конца вычислений и определения значения вычисляемой булевой функции. Наличие логической единицы либо на выходе схемы сравнения 22, либо на выходе RS-триггера 17 свидетельствует о завершении вычислений. Вычисление значения логической функции внешней микро- ЭВМ производится в соответствии со следующей табл.2..

Как видно из табл.1 активный уровень сигнала (т.е. 1)на выходе схемы сравнения 22 свидетельствует о том, что вычисленный терм 1 и в этом случае микро - ЭВМ формирует выходной сигнал, соответствующий вычисленному конъюнктивному терму.

В любом случае, т.е. когда активный уровень сигнала появился на выходах схемы сравнения 22 или RS-триггера 17, активный уровень сигнала с выхоа элемента ИЛИ 23

переводит RS-триггер 16 в нулевое состояние, что вызывает останов генератора тактовых сиг- налов 18 (фиг.3,4). Затем на шине адреса 25 выставляется адрес устройства, вызывающий 5 появление актиного уровня сигнала на 1,2 дешифратора 1. По сигналу tn 27 активный уровень сигнала с выхода элемента И 12 вызывает установку в нулевое состояние счетчиков 19, 20 и RS-триггера 17 -схема готова для вычисления

0 следующего конъюнктивного терма. В дальнейшем устройство работает аналогично, т.е. микро- ЭВМ производит настройку на вычисление очередного конъюнктивного терма функции в том случае, если предыдущий равен нулю, иначе

5 она производит соответствующие действия по программе(финкция 1). При вычислении других функций устройство работает аналогично.

Пример конкретного вычисления.Вычислить логическую функцию, зависящую от

0 12 переменных при использовании четырех- входовых () мультиплексоров, разрядность шины данных 24 равна 8,

Допустим, разрядность групп входного сигнала не превышает четырех (п 4).

5

Fi XiX2X3X4X5X6X7X8X9XioXnXi2 V XiXaXsXy

Константы кодов настройки, которые вносятся в массив данных, будут иметь сле- 0 дующий вид:

-для первой конъюнкции: 01 01 К1 (подконъюнкция XiX2X3X4).

OJ 10 01 10 К2 (подконъюнкция 5 ХзХбХтХв)

01 01 10 10 КЗ (подконъюнкция

Х9ХюХцХ12)

00 00 00 00 К4

00 00 00 11 Купр 0 - второй конъюнкции

01 00 10 00 К1 (подконъюнкция ХчХз)

10 00 10 00 К2 (подконъюнкция XsX)

00 00 00 00 00 00 00 К4 500 00 00 10 Купр

В режиме настройки для вычисления очередной конъюнкции константы записываются в регистры следующим образом:

регистр 10.1 - К1 0регистр 10.2-К2

регистр 10.3- КЗ

регистр 10.4 - К4

регистр управления 7 - Купр

Программа, написанная для микропро- 5 цессора К 580 на языке АССЕМБЛЕР, будет иметь следующий вид:

Программа настройки:

PRN: LX1Н, TABL 1; Инициализация па- мяти

. MOV A, M; K1 записать в аккумулятор

процессора

OUT PORT 1 ; Записать константу 1-ю в

регистр управления 7

1NXH; Определить адрес константы 2-й MOV A, M; K2 записать в аккумулятор OUT PORT 1; Записать константу 2-ю в

регистр управления 7, 1-ю в регистр 10.К

1NX Н; Определить адрес константы К+1 MOV A, M; K+1 записать в аккумулятор OUT PORT 1; Записать константу К-Н-ю в регистр управления 7, J-ю в регистр 10.J Программа вычисления PRO: OUT PORT 2; установка триггера 16 МГ: 1N PORT 1; ввод сигналов с RS- триггера 17 и схемы сравнения 22

QRA; установка флагов IZ M1; переход, если вычисления не завершены.

СР1 002; сравнить с константой 002 IZ М2; перейти на М2, конъюнкция и IZ МЗ; перейти на МЗ, конъюнкция и TABL1: DB, А5, 66, 5А, 00, 03 TABL2: DB 48, 88, 00. О О, 02 END : ..: Для обнуления RS-триггера 16, счетчиков 19, 20 INPORT2; обнуление RS-триггера 16, счетчиков 19, 20 . .

Для вычисления другой логической функции, зависящей от 16 переменных при использовании четырехвходовых мультиплексоров заменяются исходные данные:

Fa XiX2XnXi6 V XsXeXaXio

- для первой конъюнкции 01 10 00 00 К1 (подконъюнкция XiXa) 00 00 00 00 К2 00 00 00 00 КЗ 00 01 00 10 К4 (подконъюнкция

ХцХ1б)

00 00 01 00 Купр

- для второй конъюнкции

00 00 00

01 00 01 К2 (подконъюнкция XsXeXe)

00 10 00 00 КЗ (подконъюнкция Хю)

00 00 00 00 К4

00 00 00 11 Купр . TABL 1:0860,00,00. 12,04

TABL2:DBOO, 91,20, 00, 03.

Технико-экономическую эффективность устройства можно оценить коэффици- ентом сокращения временных затрат при вычислении конъюнктивного терма для многоразрядного входного сигнала, который будет определяться по формуле:

5t

to К

tn

0

5

0

5 0

5

. 0

5

.

0

5

где to время для вычисления булевой фу}-)- кцйи прототипом;;

tn - время для вычисления булевой функции данного устройства;,

К- количество устройств прототипа, н|е- обходимых для вычисления булевой фун;к- ции от многоразрядного входного сигналу.

Поскольку t0 +7что .j где Тзо - время записи кода настройки прототипа;

Тчто - время считывания результатов вычисления прототипа; ит,п гзо(К + 1 )Ч-тЧТ1 ,| .. гдеТчт1-время считывания результатов вычислений предлагаемым устройством, л - Гз° к + Тчт° к ;

T°0t Г30 ( К ) + ГчтТ . ,|

Поскольку Тчто тЧт1 , то коэффициент сокращения временных затрат для К 2 больше единицы, причем с увеличением К он возрастает пропорционально. . i

Таким образом, для вычисления буревой функции от многоразрядного входнбго сигнала данное устройство позволяет сократить временные затраты, поскольку не требует программного опроса каждого yijrr- ройства (как это происходит при вычислении булевой функции от многоразрядного входного сигнала). ..

Формул а изобретения- :

Устройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор адреса , первый, второй и третий элементы И, первый элемент ИЛИ, шинный формирователь, регистр, группу элементов И с тремя состояниями на выходе, груНпу элементов Й-НЕ стремя состояниями |на выходе, причем вход дешифратора адреса соединен с шиной адреса микроЭВМ, первый выход дешифратора адреса соединен с первыми входами первого и второго she- ментов И, выход первого элемента И нен с входом разрешения выборки шинного формирователя, вход разрешения задайия направления передачи которого и перв|ый вход первого элемента ИЛИ соединены с входом признака команды ввода данных микОоЭВМ, выход первого элемента ИЛИ соединен с вторым входом iiepBOro элемента И, вторые входы первого элемента ИЛИ и второго элемента И соединены с входом признака команды вывода данных микэо- ЭВМ, вход-выход шинного формирователя соединен с входом-выходом устройства, 1ш- ход второго элемента И соединен с входом синхронизации регистра, ифнормационный вход которого соединен с выходом шиннр го

формирователя, выходы i-ro элемента И с тремя состояниями на выходе группы ( ,п, n-разрядность группы переменных) и i-ro элемента И--НЕ с тремя состояниями на выходе группы соединены с l-м входом третьего элемента И, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит две группы мультиплексоров, группу регистров, два счетчика, два RS-триггрера, схему сравне- ния, генератор тактовых сигналов, элемент ЗАПРЕТ, четвертый и пятый элементы И, второй элемент ИЛИ и элемент задержки, вход которого соединен с (п+1)-м входом третьего элемента И, счетным входом пер- вого счетчика и выходом генератора такто- .вых сигналов, вход последнего из коорых соединен с выходом первого RS-триггера, вход установки в 1 которого соединен с выходом четвертого элемента И, первый и второй входы которого соединены соответственно с вторым выходом дешифратора адреса и вторым входом первого элемента И Л И, первый вход которого соединен с первым входом пятого элемента И, выход которого сое- динен с входами обнуления первого и второго счетчиков и входом установки в О второго RS-триггера, вход установки в 1 которого соединен с выходом элемента запрета, управляющий вход которого соеди- нен с выходом третьего элемента И и счетным входом второго счетчика, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом регистра и информационным вхо- дом первого регистра группы, выход(д+1)-го

регистра группы (,К-1, К - количество, групп переменных булевой функции) соединен с информационным входом g-го регистра группы, входы синхронизации регистров которой соединены с выходом второго эле- мента И, j-й информационный вход .К) 1-го мультиплексора первой группы соединен с S-м информационным входом группы устройства (,i.j) настроечный вход 1-го мультиплексора первой группы и настроечный вход L-ro мультиплексора второй группы (,2n) соединены с выходом первого счетчика, L-й) выход j-ro регистра группы соединен с j-м информационным входом L- го мультиплексора второй группы, выход 1-го мультиплексора первой группы соединен с первыми входами i-ro элемента И с тремя состояниями на выходе и 1-го элемента И-НЕ стремя состояниями на выходе, вторые входы последнего из которых соединены с выходом 2 i-ro мультиплексора второй группы, выход (И)-го мультиплексора которой соединен с вторым входом i-ro элемента И с тремя состояниями на выходе, выход схемы сравнения соединен с первым входом шинного формирователя, второй вход которого соединен с выходом второго RS-триггера и первым входом второго элемента ИЛИ, выход которого соединен с входом установки в О первого R.S-риггера, выходы элемента задержки и схемы сравнения соединены соответственно с информационным входом элемента запрета и вторым входом второго элемента ИЛИ, второй выход дешифратора адреса соединен с вторым входом пятого элемента И.

Т а б л и ц а 1

Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия. Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1 адреса, три элемента И 2,3,4, элемент ИЛИ 5, шинный формирователь 6, регистр 7, группу элементов И 8.1-8.П с тремя состояниями на выходе, группу элементов И-НЕ 9.1-9.П с тремя состояниями на выходе, группу регистров 10.1-10.К, два элемента И 11, 12, элемент запрета 13, два мультиплексора 14, 15, два RS-триггера 16, 17, генератор тактовых сигналов 18, два счетчика 19,20, элемент задержки 21, схему сравнения 22, элемент ИЛИ 23, Устройство функционирует в режиме локального сканирования групп переменных входного сигнала. 4 ил.

Таблица2

константа

L

/код адреса, боайе/хтлхций f.f

I

/

/константа к+t V

/код адреса., oi&yxrda ющий f f

/

Г Л

/ V

Фиг. 2

25

код. gotS. 1.2

IA

16

27

fl

11

Јx.i VfoTVZ ...

/код.gosf. . . . /

код. to s. /г

/

Фиг. 3