Устройство для приема и передачи двоичной информации Советский патент 1992 года по МПК H04L25/40 

2

О

ю ч ел

Изобретение относится к технике связи и может использоваться при построении приемопередатчиков широтно-импу льсной мунипуляции.

- Цель изобретения - повышение пропускной способности с одновременным упрощением устройства.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит генератор 1 так- , товых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, первый счетчик 5, первый дешифратор 6, первый RS-триггер 7, триггер 8 Буфер заполнен, первый элемент ИЛИ 9, третий блок 10 задержки, второй счетчик 11, второй дешифратор 12, второй RS-триггер 13, третий RS-триггер 14, второй делитель 15 частоты, первый блок 16 задержки, второй блок 17 задержки, буфер- най регистр 18, первый регистр 19 сдвига, второй D-триггер 20, блок 21 потребителя информации, формирователь 22 коротких имплульсов, источник 23 информации, второй регистр 24 сдвига, первый делитель 25 частот, первый мультиплексор 26, элемент И 27, четвертый блок 28 задержки, третий счетчик 29, третий дешифратор 30, третий D-триггер 31, второй мультиплексор 32, первый D-триггер 33.

Устройство работает следующим образом,

Делитель 25 частоты делит частоту тактового генератора 1 и формирует три после- довательности импульсов разной длительности Т1 Т2 ТЗ, поступающие на мультиплексор 26. Выбор серии импульсов и их длительность на выходе мультиплексора 26 зависит от значения сигналов на его управляющих входах. С помощью формирователя 22 коротких импульсов по заднему фронту каждого импульса происходит сброс счетчиков делителя 25 частоты для получения импульсов со скважностью 1 /2. Данные от источника 23 информации записываются в параллельном коде в регистр 24. Строб сопровождения данных устанавливает в нуль счетчик 29, Очередным перепадом (задним фронтом) импульса ТЗ с выхода второго делителя 15 частоты триггер 31 устанавливается в состояние, разрешающее через элемент И 27 выполнение сдвига в регистре 24, счет числа переданных бит счетчиком 29 и запрещающее деление частоты вторым делителем 35 частоты. Кроме того, на управляющих входах мультиплексоров 26 и 32 устанавливается значение сигнала, обеспечивающее формирование импульсов длительностью Т1 и Т2. Далее

происходит сдвиг по каждому заднему фронту импульсов с выхода мупьтиплексора 26 данных в регистре 24. В зависимости от значения очередного бита на выходе мультиплексора 26 формируется импульс длительностью Т1 или Т2. По окончании передачи происходит изменение значения сигнала на выходе дешифратора 30 (код, занесенный в счетчик 29, соответствует чис0 лу передаваемых бит в каждом поле данных) и установка триггера 31 в состояние, обеспечивающее передачу комбинации импуль.- сов длительностью Т1 и ТЗ или Т2 и ТЗ. При этом прекращается сдвиг информации в ре5 гистре 24 и счет числа импульсов счетчиком 29 и разрешается деление частоты делителем 15 частоты. Состав комбинации импульсов синхронизации (если дополнительно передают только один бит) Т1 и ТЗ или Т2 и

0 ТЗ зависит от состояния D-i риггера 33. Длительность импульсов при этом (Т1, Т2 или ТЗ) определяется значением сигнала на выходе делителя частоты и значением сигнала на выходе D-триггера 33. Таким образом,

5 каждый импульс синхронизации ТЗ сопровождается информационным импульсом длительностью Т1 и Т2 в зависимости от готовности к приему. Информация в D-триггер 33 записывается по каждому заднему

0 фронту импульса с выхода мультиплексора 26 и зависит от готовности удаленного абонента к приему. Для продолжения передачи записываются новые данные из источника 23 информации в регистр 24 сдвига, При

5 этом происходит сброс кода в счетчике 29 и по тактовому входу D-триггер 31 устанавливается в состояние, обеспечивающее вновь передачу информационных импульсов Т1 и Т2.

О Входной аналоговый сигнал из линии связи через входной усилитель 2, фильтр 3 нижних частот и формирователь 4 прямоугольных импульсов поступает на блоки 5, 11,19. Импульс, поступающий на установоч5 ный вход счетчика 11, разрешает начать измерение его длительности путем подсчета импульсов с выхода генератора 1. В зависимости от длительности входных импульсов, с помощью дешифратора 12устанавливают0 ся в 1 триггеры 13 и 14. Если длительность импульса ТЗ, то оба триггера устанавливаются в 1, при Т2 - триггер 13. По заднему фронту входного импульса происходит сдвиг данных в - регистре 19. Необходимая

5 задержка обеспечивается блоком 16 задержки. Одновременно происходит счет числа принятых бит счетчиком 5. Если приняты хотя бы два бита, то сигналом с второго выхода дешифратора б (соответствующему коду 2) устанавливается в 1 триггер 7, что

означает Приемник занят После приема всего поля данных с известным фиксированным числом бит устанавливается в 1 триггер 8. При этом код в счетчике 5 должен быть равен числу бит в поле информации (для байта-8). С помощью элемента ИЛИ 9 формируется сигнал К приему не готов, поступающий на вход D-триггера 33. Он запоминается по заднему фронту импульса, поступающего на тактовый вход D-триггера 33. Сигнал Буфер заполнен с выхода триггера 8 через блок 10 задержки поступает на тактовый (стробирующий) вход регистра 18 и по переднему фоонту импульса заносит информацию из регистра 19 сдвига в буферный регистр 18 Одновременно он поступает в блок 21 потребителя информации. После считывания данных из регистра 18 блок 21 устанавливает триггер 8 в О.

При поступлении импульсов синхронизации ТЗ передним фронтом сигнала с выхода блока 17 задержки выполняется сброс триггера 7 в О, установка в О счетчика 6 принятых бит, занесение сигнала готовности к приему в триггер 20 Последнее происходит лишь при отсутствии сигнала с выхода дешифратора 3 на установочном входе D- триггера 20, т е после завершения передачи данных, В результате источник 23 информации осуществляет занесение данных параллельным кодом в регистр 24 сдвига для передачи лишь при наличии сигнала К передаче готов с выхода второго D-триггера 20.

После окончания импульса с выхода формирователя 4 (во время паузы) происходит сброс триггеров 13 и 14 и прекращение счета счетчиком 11 Необходимая задержка сигналов синхронизации для блокировки счета счетчиком 5 обеспечивается блоком 17.

Готовность у абонента, находящегося на приеме, данных с линии связи определяется по значению принятых дополнительных бит, сопровождающих импульс синхронизации. Для этого сигнал с выхода регистра 19 сдвига, соответствующего последнему принятому биту, поступает на ин- формационный вход D-триггера 20 и заносится в него только по переднему фронту импульса синхронизации с выхода блока 17 задержки.

Формула изобретения

Устройство для приема и передачи двоичной информации, содержащее последовательно соединенные усилитель, фильтр нижних частот, формирователь прямоугольных импульсов, первый счетчик, первый дешифратор, первый RS-триггер, первый элемент ИЛИ и первый D-триггер, последовательно соединенные генер тор тактовых импульсов, второй счетчик, второй дешифратор, второй RS-триггер, первый блок задержки и первый регистр сдвига, второй 5 выход второго деашфратора соединен с первым входом третьего RS-триггера, выход которого через второй блок задержки соединен с вторыми входами первого счетчика, первого RS-триггера и первым входом вто0 рого D-триггера, выход формирователя прямоугольных импульсов соединен с вторыми входами второго счетчика, второго, третьего RS-триггеров и первого регистра сдвига, выход первого дешифратора соединен с пер5 вым входом триггера Буфер заполнен, выход которого соединен с вторым входом первого элемента ИЛИ и входом третьего блока задержки, выход которого.соединен с первым входом блока потребителя инфор0 мации, выход которого соединен с вторым входом триггера, Буфер заполнен, первый и второй выходы источника информации соединены соответственно с первым и вторым входами второго регистра сдвига, второй

5 выход источника информации соединен с первым входом третьего счетчика, выход которого через третий дешифратор соединен с вторым входом второго D-триггера и первым входом третьего D-триггера, выход ко0 торого соединен с входом четвертого блока задержки, выход генератора тактовых импульсов соединен с первым входом первого делителя частоты, первый, второй и третий выходы которого соединены соответствен5 но с первым, вторым и третьим входами первого мультиплексора, четвертый и пятый входы которого соединены соответственно с третьим выходом первого делителя частоты и выходом второго мультиплексора, вы0 ход первого мультиплексора является выходом устройства и соединен с вторым входом первого D-триггера и первыми входами элемента И и второго делителя частоты, вторые входы которых и первый вход

5 второго мультиплексора соединены с выходом четвертого блока задержки, выход первого мультиплексора, через формирователь коротких импульсов соединен с вторым входом первого делителя частоты, выход второ0 го регистра сдвига соединен с вторым входом второго мультиплексора, выход элемента И соединен с третьим входом второго регистра сдвига и вторым входом третьего счетчика, отличающееся тем, что, с

5 целью повышения пропускной способности с одновременным упрощением устройства, введен буферный регистр, причем выход третьего блока задержки соединен с первым входом буферного регистра, второй вход которого и трртиф вход второгор-триг

гера соединены с выходом первого регистрапервого D-триггера соединен с третьим вхосдвига, выход буферного регистра соединендом второго мультиплексора, выход второго

с вторым входом блока потребителя инфор-делителя частоты соединен с вторым вхомации, выход второго D-триггера соединендом третьего D-триггера и шестым входом

с входом источника информации, выход5 первого мультиплексора.

Изобретение относится к технике связи и может использоваться при построении приемопередатчиков широтно-импульсной манипуляции. Цель изобретения - повышение пропускной способности с одновременным упрощением устройства. Устройство для приема и передачи двоичной информации содержит генератор 1 тактовых импульсов, усилитель 2, фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, счетчики 5, 11, 29, дешифраторы б, 12, 30, RS-триггеры 7, 13, 14, триггер 8 Буфер заполнен, первый элемент ИЛИ 9, блоки 16, 17, 10, 28 задержки, делители 25, 15 частоты, регистры 19, 24 сдвига, D-триггеры 33, 20, 31, блок 21 потребителя информации, формирователь 22 коротких импульсов, источник 23 информации, мультиплексоры 26, 32, элемен г И 27, Цель достигается введением буферного регистра 18, Устройство использует для передачи только три типа импульсов, отличающихся по длительности, что уменьшает требования к необходимой полосе пропускания каналов связи. 1 ил. (Л С