Устройство для измерения характеристик дискретного канала связи Советский патент 1986 года по МПК H04B3/46 

то .сигнал ошибки е выхода инвертора 7 поступает на входы элементов И 21, разрешая прохождение сигналов с выходов С 16 на входы Д 20. Эти сигналы будут соответствовать длине очередноИзобретение относится к радиотех - нике и может быть использовано трольно-измерительной аппаратуре свя зи, аппаратуре передачи данных и яв- .ляет ся усовершенствованием изобрете- ния по авт. св. №.760463.

Цель изобретения - повышение точности измерения.

На чертеже представлена структурная электрическая схема устройства для измерения характеристик дискретного канала связи. .

Устройство содержит первый 1.и второй 2 элементы сравнения, второй и первый 4 регистры сдвига, первый сумматор 5, дешифратор 6, второй инвертор 7, двоичный счетчик 8, первый инвертор 9, второй сумматор 10, эле- менты 11-15 совпадения, первый счетчик 16, га-вторые счетчики (, третий счетчик 18, четвертый счетчик 19, дополнительный дешифратор 20, К- элементы И 21 -21 , элемент 22 задержки и элемент ИЛИ 23.

При этом первый счетчик 16 является счетчиком длины безошибочрюго интервала, третий счетчик 18 - счетчиком общего числа искаженных импульсов, а четвертый счетчик 19 является счетчиком общего числа принятых символов.

Устройство работает следуюш м образом.

Перед началом работы первый 16, вторые третий 18 и четвертый 19 счетчики устанавливаются в нулевое состояние за счет подачи на ус та новочный вход соответствующего сиг Нс ша.

Двоичная последовательность из ди скретного канала поступает через информационный вход на первый вход первого элемента 1 сравнения, где срав- .нивается с эталонной последовательностью, вырабатываемой первым регисго безошибочного интервала. Цель достигается введением С 16-19, Д 20, элементов И 21, 33 22 и элемента ИЛИ 23. 1 ил.

Дополнительное к авт. св. № 760463«

тром 4 сдвига и подаваемой через первый сумматор 5 в пепи обратной связи на второй вход первого элемента 1 сравнения, С выхода первого элемента

1 сравнения ошибо чные символы через второй инвертор 1 поступают одновременно на счетный вход счетчика 8, на счетный вход счетчика 18, увеличивая его состояние на единицу, и ,на вход

элеме нта 22 задержки и на первые входы элементов И 21 -21 .

Для исключе ния нулевого состояния регистра 4 сдвига, т. е. когда все ег;о разряды равны нулю, выходы разрядов. регистра подключены к входам дешифратора 6, с выхода которого сигнал, в случае нулевого состояния регистра 4 сдвига, подается на. вход ус-- тановки первого разряда регистра 4

сдвига в единичное состояние.

Автоматическое устранение различия Б фазе по циклу между поступающей из канала двоичной последовательностью и последовательностью, вырабатываемой

регистром 4 сдвига,, происходит следу- юшдм образом. Это различие по фазе возника.ет либо в начале работы, либо при случайном сбое фазы в приемнике. С выхода первого элемента 1 сравнения

через второй инвертор 7 выходит последовательность импульсов, которая поступает на счетный вход двоичного счетчика 8 и подсчитывается им. Одновременно двоичная последовательность из дискретного канала поступает на вход второго регистра 3 сдвига . с вторым сумматором 10 в цепи обрат- ной связи, выход которого подключен к входу второго элемента 2 сравнения,

и на второй вход второго элемента .2 сравнения.

С второго элемента 2 сравнения че- рез первый инвертор 9 выходит после- довател:ьность импульсов, устанавливающих двоичный счетчик 8 в нулевое сое

тояние до тех пор, пока из дискретного канала не придет t неискаженных двоичньк символов (t - длина как пер- вого, так и второго регистров сдвига) После прихода ококло I + 2п неискажен ных символов из дискретного канала (п - емкость двоичного счетчика 8) сигнал с выхода двоичного счетчика 8 поступает на входы элементов 11-15 совпадения и переписывает содержимое разрядов второго регистра 3 сдвига в первый регистр 4 сдвига и тем самым сфазирует эталонную последовательность. .

Таким образом, с выхода двоичного счетчика 8 вьщаются моменты восстановления сбоя фазы.

Сдвиг первого 4 и второго 3 регистров сдвига осуществляется тактовыми импульсами, соответствующими каждому элементу Двоичной последовательности и поступающими из дискретного канала на вход тактовой частоты. Тактовые сигналы поступают также на счетный вход четвертого счетчика 19 для под- счета общего числа принятых символов и на счетный вход первого счетчика 16 подсчитывающего число неискаженных символов между двумя соседними ошибками в двоичной последовательности. Сигналы, с прямых выходов первого счет счетчика 16 длины безошибочного интервала поступают на вторые входы

Если произошла

элементов И

ошибка в двоичной последовательности.

то сигнал ошибки с выхода второго ин- ветора 7 подается на первые входы элементов И 21 -21 , тем самым разрешает прохождение сигналов с выходов первого счетчика 16 на входы дешифратора 20. Эти сигналы соответствуют длине очередного безошибочного интервала. Сброс первого счетчика 16 в ну- левое состояние осуществляется задержанным в элементе 22 задержки на вре-

мя, необходимое для прохождения сигналов с выхода первого счетчика 16 на входы дешифратора 20, сигналом ошибки. На одном из выходов дешифратора 20, который соответствует разряду длин, в который входит полученная длина безошибочного интервала, появВНИИПИ Заказ 4023/56 Тираж 624

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

84 .4

ляется сигнал, который поступает на счетный вход одного из вторых счетчиков 17, 17.„ и увеличивает его состоя 7. -17 ние на единицу.

Аналогично происходит работа уст- :ройства при дальнейшем сравнении дно- ичной последовательности лз дискрет- ного канала с эталонной последова;ТёЛЬНОСТЬЮ.

По полученным данным можно определить частоты ошибки дискретного ка- нала .связи и статистическую функцию распределения безошибочных интервалов.

Формула

изобретения

Устройство для измере1шя характеристик дискретного канала связи по авт. св. № 760463, отличающееся тем, что, с целью повышения точности измерения, в него-введены первый, т-вторых, где m - число разрядов кодовой комбинации, третий . и четвертый счетчики, дополнительный дешифратор, элементы И, элемен т ШШ и элемент задержки, вьтход которого через элемент 1ШИ подключен к установочному входу первого счетчика, выходы которого через cooTBeTCTBymii ie элементы И подключены к соответствующим входам дешифратора, выходы кото - рого подключены к первым входам соответствующих га-вторых счетчиков, выходы которых являются первыми выходами устройства, а вторые входы соединены с установочными входами третьего и четвертого счетчиков, с другим входом элемента ИЛИ, который является установочным входом устройства, выход второго инвертора подключен к информационному входу третьего счетчика, к другим входам элементов И и входу элемента задержки, информационные входы первого и второго счетчиков соединены с тактовыми входами первого и второго.регистров сдвига и являются тактовыми входами устройства, выходы третьего и четвертого счетчиков являются соответственно вторыми и третьими выходами устройства.

Подписное

Изобретение относится к радиотехнике. Устройство содержит два элемента сравнения 1 и 2, два регистра сдвига 3 и 4, два сумматора 5 и 10, два дешифратора (Д) 6 и 20, два инвертора 7 и 9, двоичный счетчик (С) 8, пять элементов совпадения 11-15, С 16-19,элементыИ 21,элемент задержки (ЭЗ) 22 и элемент ИЛИ 23.Вустройстве осуществляется автоматическое устранение различия в фазе по циклу между двоичной последовательностью, поступающей из дискретного канала, и эталонной последовательностью, вырабатываемой регистром сдвига 4. При этом С 8 определяет моменты восстановления сбоя фазы, С 16 - длины безошибочного интервала. С 18 - общее число искаженных импульсов, а С 19 - общее число принятых символов. Если произошла ошибка в двоичной пocлeдoвaтeльнocтчJ to Зетоновочиъгй