Четырехканальная резервированная система Советский патент 1992 года по МПК G06F11/18 H05K10/00 

Сущность изобретения: система содер- ж.ит: резервируемые блоки 1-4, мультиплексоры 5-8, схемы сравнения 9 и 10, буферный регистр, распределитель 12 тактовых импульсов, счетчик 13 отказов, элементы И 14, 15, триггер 1ботказа, 12-1-6-9-14-13-6-5- 11, 12-2-9-5-, 14-15-16. 12-3-7, 12-4-6, 12-13-24,-12-15-16, 12-11. 3-6-. 1-7-10- 14,1-8-10, 7-5.4-8. бил.

2

Os W 00 GO

Изобретение относится к автоматике и вычислительной технике и может быть применено в отказоустойчивых системах.

Известны устройства для реконфигурации систем, которые обеспечивают ее рабо- тоспособность при наличии двух отказавших каналов. Эти устройства содержат схемы сравнения, мультиплексор, регистры, счетчики, генераторы импульсов, элементы И, ИЛИ.

Их недостатком является низкая оперативность реконфигурации при двух отказах, поскольку в этом случае реализуется специальный режим прерывания.

Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту является устройство для реконфигурации резервированной системы, содержащее первый, второй, третий, четвертый, резервированные блоки, мультиплексор, первый, второй элементы сравнения, регистр, причем выходы первого и второго резервированных блоков соединены с входами первого элемента сравнения, выходы третьего и четвертого резервированных блоков соединены с входами второго элемента сравнения, выход первого элемента сравнения соединен с адресным входом мультиплексора, выходы первого и третьего резервированных блоков соединены с входами данных мультиплексора,-выход которого соединен с входом данных регистра, вход тактовых импульсов устройства соединен с входом синхронизации регистра, выход которого является выходом устройства.

Недостатком этого устройства является низкая отказоустойчивость. При выходе из строя первого (или второго) и третьего (или четвертого) резервированных блоков устройств сообщит о ненорме системы несмот- ря на исправность еще двух резервированных блоков. Это потребует перехода в специальный режим прерывания с последующим тестированием каналов, что ограничивает применение прототипа в системах реального масштаба времени.

Цель изобретения - повышение отказоустойчивости.

Поставленная цель достигается тем, что в устройство для реконфигурации резервированной системы, содержащее первый, второй, третий, четвертый резервированные блоки, первый мультиплексор, первый и второй элементы сравнения, регистр, причем выход первого резервированного блока соединен с входом первого элемента сравнения, выход которого соединен с адресным входом первого мультиплексора, выход

которого соединен с входом данных регистра, выход которого является выходом данных устройства, дополнительно введены второй, третий, четвертый мультиплексоры,

генератор тактовых импульсов, счетчик, первый и второй элементы И, триггер, причем выход второго резервированного блока соединен с первыми входами данных второго, третьего, четвертого мультиплексора,

выход третьего резервированного блока соединен с вторыми входами данных второго и третьего мультиплексоров, выход четвертого резервированного блока соединен с третьим входом данных второго и вторым

входом данных четвертого мультиплексоров, выход второго мультиплексора соединен с первым входом данных первого мультиплексора и вторым входом первого элемента сравнения, выход которого соединен с первым входом первого элемента И, выход третьего мультиплексора соединен с входами данных первого мультиплексора и первым входом второго элемента сравнения, выход четвертого мультиплексора соединен с входом второго элемента

сравнения, выход которого соединен с вторым входом первого элемента -И. выход которого соединен с управляющим входом счетчика, инверсным управляющим входом

регистра и первым входом второго элемента И, выход младшего разряда счетчика соединен с первым адресным входом второго мультиплексора и адресным входом четвер- того мультиплексора, выход старшего разряда счетчика соединен с вторым адресным входом второго мультиплексора и адресным входом третьего мультиплексора, вход тактовых импульсов устройства соединен с входом генератора тактовых импульсов,

первый выход которого соединен с входами первого, второго, третьего, четвертого резервированных блоков, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра, третий еыход генератора тактовых импульсов соединен со счетным входом счетчика, четвертый выход генератора тактовых импульсов соединен с вторым входом второго элемента И, выход которого соединен с единичным вхолом триггера, выход которого является выходом останова устройства.

На фиг. 1 представлена функциональная схема четырехканальной резервированной системы; на фиг.2 - вариант функциональ- ной схемы генератора тактовых импульсов; на фиг.З - алгоритм работы устройства; на фиг.4 - таблицы работы мультиплексора; на фиг.5 - временные диаграммы работы устройства.

Четырехканальная резервированная система (фиг.1) содержит второй 1, первый 2, третий 3, четвертый 4 резервируемые блоки, первый 5, второй 6, третий 7 и четвертый 8 мультиплексоры, первую 9 и вторую 10 схемы сравнения, буферный регистр 11, распределитель 12 тактовых импульсов, счетчик 13 отказов, первый 14 и второй 15 элементы И, триггер 16 отказа, шину 17 тактовых импульсов, выход 18 данных устройств, выход 19 Останов устройства.

Распределитель 12 тактовых импульсов (фиг.2) содержит счетчик 20, дешифратор 21, элемент ИЛИ 20, элемент 23 задержки.

, На алгоритме работы устройства (фиг.З) символом S обозначено состояние счетчика 13, символами Ni, Na - сигналы ненормы со схем 9 и 10 сравнения, соответственно, в таблицах работы мультиплексоров (фиг.4):

$2 - старший разряд выхода счетчика 13;

Si - младший разряд.

Схема 9 сравнения (фиг.1) производит межканальное сравнение выходной информации первой пары резервируемых блоков, элемент 10 сравнения - второй пары.

С учетом этого, состоянию счетчика (выходы Sa Si) соответствует следующая коммутация каналов:

1 пара 1 и2 4и2 Зи2 Зи2

2 пара Зи4 1 иЗ 1 и 4 1 и4

На временной диаграмме (фиг.5) изображена работа системы без отказов и при последовательном во времени возникновении следующих ситуаций: отказ второго резервируемого блока, отказ третьего резервируемого блока, отказ Лервого резервируемого блока.

В качестве резервируемых блоков 1-4 могут использоваться микропроцессорные модули, блоки памяти, любые однотипные цифровые системы. Смена информации на их- выходах синхронизируется импульсами ПС выхода 12.1.

Мультиплексор 5 коммутирует выход одного из блоков исправной пары на выход системы.

Мультиплексоры 6-8 позволяют произвести перебор всех комбинаций резервиро- ванных блоков по принципу два из четырех. Элементы 9 и 10 сравнения предназначены для межканального сравнения

информации резервированных блоков первой и второй пары соответственно.

Регистр 11 фиксирует выходную информацию мультиплексора 5. Распределитель 5 12 формирует тактовую сетку устройства. По тактовым импульсам т с выхода 12.1 осуществляется смена информации резервированных блоков. По тактовым импульсам тг с выхода 12.2 распределителя производится

10 запись информации в регистр 11. По тактовым импульсам гз (фиг. 1.5) с выхода 12.3 производится смена состояний счетчика 13. По тактовым импульсам г4 с выхода 12.4 производится фиксация ненормы при пе15 реборе всех возможных комбинаций и отсутствии хотя бы одной работоспособной пары резервированных блоков. Импульсы П - ГА формируются распределителем 12 с помощью счетчика 20 и дешифратора 21. При

0 появлении импульса на выходе А дешифратора 21 через время, определяемое элементом 23 задержки, счетчик 20 обнуляется и начинает работу сначала.

Счетчик 13 предназначен для управле5 ния мультиплексорами 6-8. Счетчик циклический, с коэффициентом пересчета 2.

Элемент И 14 предназначен для формирования обобщенного сигнала ненормы межканального сравнения в обеих парах

0 блоков.

Элемент И 15 при наличии сигнала с элемента И 14 пропускает на вход триггера 16 тактовый импульс с четвертого выхода генератора 12 тактовых импульсов.

5 Триггер 16 предназначен для формирования устойчивого единичного сигнала на выходе 19 при отсутствии хотя бы одной работоспособной пары резервированных блоков,

0 Устройство для реконфигурации резервированной системы работает следующим образом.

В исходном состоянии все резервируемые блоки 1-4 работоспособны. Счетчики

5 13, 20 обнулены (поз.1, фиг.З), триггер 16 также обнулен. По тактовому импульсу т 1 производится смена информации резервированных блоков. Схемы 9 и 10 сравнения первой и второй пары показывают норму межканального сравнения нулевым состоя0 нием выходов. С помощью мультиплексора 6 на схеме 9 производится сравнение информации первого и второго резервируемых блоков, а с помощью мультиплексора 7 и 8 и схемы 9 - сравнение информации вы5 хода 3 и 4 резервируемых блоков. Мультиплексор 5 при нулевом сигнале на выходе схемы 9 коммутирует выход мультиплексора 6 на вход данных регистра 11 (фиг.4). По

синхроимпульсу Т2 производится запись информации в регистр 11.

Пусть произошел отказ второго резервируемого блока 1 (фиг.З, поз.2 ветвь нет, поз.4 ветвь да). По единичному сигналу на выходе схемы 9 производится переключение мультиплексора 5 на вторую пару (фиг.З, поз.5, фиг,4) и выход третьего резервируемого блока через мультиплексор 7 и 5 будет скоммутирован на вход данных регистров 11. При сбоях устройство работает аналогично.

Пусть произошел отказ третьего резервируемого блока (фиг.З, поз.2 ветвь да). Единичный сигнал с выхода элемента И 14 разрешит подачу синхроимпульса тз высокой частоты на счетный вод счетчика и откроет элемент И 15 для прохождения синхроимпульса Т4 на единичный вход триггера 16 и запретит смену информации на регистре 11.

По первому синхроимпульсу гз счетчик 13 перейдет в единичное состояние (фиг.З поз.З, фиг.4). На выход мультиплексора 6 будет скоммутирован блок4, на выход мультиплексора 7 - блок 3, на выход мультиплек- сора 8 - блок 1. Таким образом составляются пары для межканального сравнения: блоки 4 и 2, 1 и 3. По-прежнему на выходах схем 9 и 10 будут единичные сигналы ненормы. По второму синхроимпульсу тЬ аналогичным образом произойдет формирование пар 3 и 2, 1 -и 4 резервируемых блоков (фиг.З, поз.З, фиг.4). На выходе схемы 10 (фиг.З, поз.2, ветвь нет, поз.4, ветвь да) появится нулевой сигнал нормы и будет произведена коммутация третьего канала на вход данных регистра 11 (фиг.З, поз.5), нулевым сигналом на выходе элемента И14 будет запрещена смена информации на счетчике 13, разблокирован регистр 11, закрыт для поступления синхроимпульса Т4 элемент И 15, По синхроимпульсу Т2 произойдет запись информации с выхода блока 3 в регистр 11.

Пусть далее произошел отказ блока 1. То есть, из четырех резервируемых блоков отказало три. Работа устройства в этом случае аналогична, за исключением: по первому синхроимпульсу тз произойдет перевод счетчика в нулевое положение, по второму - в первое, по третьему - во второе. По синхроимпульсу Г4 триггер 16 перейдет в единичное состояние, зафиксировав сигнал останова (отказа) на выходе 19. Регистр 11 заблокирован, информация на его выходе изменяться не будет.

Рассмотренные ситуации полностью описывают работу устройства и приведены на временной диаграмме на фиг.5.

Таким образом, в предлагаемом устройстве существенно снижается вероятность останова системы, следовательно, повышается вероятность выполнения системой заданных функций. Достоверность достижения цели изобретения подтверждается приведенными расчетами.

Формула изобретения Четырехканальная резервированная система, содержащая первый - четвертый

резервируемые блоки, первый мультиплексор, две схемы сравнения и буферный регистр, выход первого резервируемого блока соединен с первым входом первой схемы сравнения, выход которой подключен к адресному входу первого мультиплексора, выход которого соединен с информационным входом буферного регистра, выход которого является выходом данных системы, отличающаяся тем, что, с целью повышения

отказоустойчивости системы, в нее введены с второго по четвертый мультиплексоры, первый и второй элементы И, триггер отказа, счетчик отказов и распределитель тактовых импульсов, вход которого соединен с

шиной тактовых импульсов, .первый выход подключен к тактовым входам первого -четвертого резервируемых блоков, второй выход соединен с синхровходом буферного регистра, третий выход подключен к счетному входу счетчика отказов, а четвертый выход соединен с первым входом первого элемента И, выход которого подключен к входу триггера отказа, выход которого является выходом отказа системы, выход второго резервируемого блока соединен с первыми информационными входами второго, третьего и четвертого мультиплексоров, выход третьего резервируемого блока- с вторыми информационными входами второго и третьего мультиплексоров, а выход четвертого1 резервируемого блока - с вторым информационным входом четвертого мультиплексора и третьим информационным входом второго мультиплексора, выход

которого соединен с вторым входом первой схемы сравнения и первым информационным входом первого мультиплексора, второй информационный вход которого подключен к выходу третьего мультиплексора, к первому входу второй схемы сравнения, соединенной вторым входом с выходом четвертого мультиплексора, выходы первой и второй схем сравнения соединены с первым и вторым соответственно входами вто- рого элемента И, выход которого подключен

к входу блокировки буферного регистра, рого соединены с соответствующими адрес- второму входу первого элемента И и входу ными входами второго - четвертого мульти- управления счетчика отказов, выходы кото- плексоров.

f НачалоJ

Фиг.2.

( Конец J

Фиг.З

П П П

П П П

JL

л

teл

ч - хоттт

хг

la

ьо

/ Г

П П П П П П П П П П П И П П П П П П П П

Фиг.4

П П П

JL

JL

xt X Ч YT

тзугуггуг

ЖТьТТ

XJXTXUI

ХЕХШЖ

Х81 XST

Г5оУ1ГХ1Г

XV

JLL

j:

л.

JL

. QutS