Устройство для контроля канала связи Советский патент 1992 года по МПК H04B3/46 H04L12/26 

Изобретение относится к электросвязи и может быть использовано для контроля каналов передачи дискретной информации.

Известно устройство для контроля каналов связи, содержащее два триггера, счетчик и формирователь временных интервалов.

.. Недостатками известного устройства являются низкая достоверность контроля и узкие функциональные возможности.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля канала связи, содержащее первый и второй триггеры, счетчик, формирователь временных интервалов, дешифратор, первый и второй элементы НЕ, элемент ИЛИ.Недостатком известного устройства является низкая достоверность контроля качества передачи информации по каналам связи, так как известное устройство не позволяет фиксировать сигналы стирания в соответствующих каналах, а также осуществлять контроль каналов связи с различными критериями длин выборок, условиями

снятия сигнала Авария и отбраковки выборок, искаженных в канале помехами.

Целью изобретения является пов ыше- ние достоверности контроля качества передачи информации по каналам передачи.

Поставленная цель достигается тем, что в устройство для контроля канала связи, содержащее формирователь временных интервалов, триггер, последовательно соединенные первый счетчик, дешифратор и первый элемент НЕ. второй выход дешифратора подключен к входу второго элемента НЕ, введены последовательно соединенные формирователь импульсов, вход которого Объединен с тактовым входом формирователя временных интервалов, первый элемент И, второй вход которого является первым сигнальным входом устройства, второй счетчик, блок памяти, третий элемент НЕ и второй элемент И. выход которого подключен к первому входу первого счетчика, последовательно соединенные третий элемент И и третий счетчик, выход которого подключен к второму входу блока памяти, выход которого подключен к второму входу

IV

00

ю ел ч

первого счетчика через введенный четвертый элемент И. второй вход третьего элемента И является вторым сигнальным входом устройства, первый соединен с выходом формирователя импульсов, последовательно соединенные регистр, блок сравнения, вторая группа входов которого соединена с выходом первого счетчика, и первый элемент И, выход которого соединен с R-входом триггера, неинвертированный выход которого подключен к второму входу пятого элемента И и является выходом устройства, выход дешифратора подключен к S-входу триггера через введенный шестой элемент И, второй вход которого соединен с выходом четвертого элемента И, выход первого элемента НЕ подключен к второму входу второго элемента И, выход второго элемента НЕ подключен к второму входу четвертого элемента И, выход формирователя временных интервалов подключен соответственно к вторым входам второго и третьего счетчиков и третьим входам второго и четвертого элементов И, группа входов формирователя временных интервалов и регистра являются установочными входами.

На фиг. 1 приведена структурная схема устройства для контроля каналй связи; на фиг. 2 - структурная схема формирователя временных интервалов.

Устройство дли контроля канала связи содержит формирователь 1 временных интервалов, второй и третий счетчики 2 и 3, блок 4 памяти, первый счетчик 5, дешифратор 6, регистр 7, блок 8 сравнения, триггер 9, первый-шестой элементы И 10-15, пер- вый-третий элементы НЕ 16-18, формирователь 19 импульсов, первый сигнальный вход 20, второй сигнальный вход 21, тактовый вход 22, первый и второй установочные входы 23 и 24.

Формирователь 1 временных интервалов (фиг. 2) содержит счетчик 25. регистр 26, блок 27 сравнения и элемент 28 задержки.

Устройство работает следующим образом.

В начальном состоянии триггер 9 - в нулевом состоянии, счетчики 2 и 3 - тоже, счетчик 5- в произвольном состоянии, кроме нулевого; в регистр 26 заносится по ин- формационным входам 23 (вход синхронизации не выделен отдельно)требу- емая длина выборки в элементарных посылках (двоичный код этого числа). В регистр 7 заносится величина разности правильно принятых выборок и неверно принятых выборок, являющаяся критериальной дли сигнала Авария. В блоке 4 памяти, состоящем из одноразрядных ячеек, заносятся О или 1 соответственно для хороших и плохих выборок. Указанные цепи начальной установки не показаны.

На вход 20 поступают сигналы ошибок; для каждой ошибочно принятой посылкисоответствующий сигнал, синфазный принимаемой посылке, имеет единичное значение; при отсутствии ошибки в данной посылке - нулевое. Аналогично на вход 11 поступают сигналы стирания, сигнал нали0 чия стирания также единичный. Тактовые импульсы также синфазны с элементарными посылками (их период равен длительности посылки). В начале посылки принимают единичное значение и поступают на счетчик

5 25 и формирователь 19, формирующий короткий положительный импульс по переднему фронту тактового импульса. Импульсом с формирователя 19 открываются элементы И 10 и 11. Если в данной посыл0 ке зафиксировано стирание или ошибка, содержимое счетчика 2 (или 3) инкременти- руется.

Блок 4 памяти заранее программируется пользователем для всех сочетаний стира5 ний и ошибок в выборке; для каждого сочетания принимается заранее решение, хорошая данная выборка или плохая. Это обеспечивает максимальную гибкость критерия принятия решений о качестве вы0 борок. Сочетание чисел ошибок и стираний в выборке определяет адрес одноразрядной ячейки Памяти в блоке 4 для данного сочетания ошибок и стираний.

Формирователь 1 формирует последо5 вательность импульсов (положительных), период которых равен длительности выборки в числе элементарных посылок. Тактовые импульсы Подсчитываются счетчиком 25. При совпадении чисел в блоках 25 и 26 блок

0 27 сравнения вырабатывает сигнал Равно, фиксирующий окончание выборки, а также устанавливает счетчик 25 в нулевое состояние. Элемент задержки обеспечивает задержку для формирования импульса с

5 выхода блока 27 после того, как по очередной посылке сформированы данные на выходах блоков 4 и 18.

После окончания выборки сигнал с выхода блока 27 поступает на входы элементов

0 И f2 и 13. В том случае, когда счетчик 5 не находится в крайнем состоянии, сигналы на выходах дешифратора 6 нулевые, а с выходов элементов НЕ 16 и 17 - единичные. В случае хорошей выборки на выходе блока

5 4 памяти О и сигнал с блока 27 формирует на выходе элемента 12 импульс, инкремен- тирующий содержимое счетчика 5. При плохой выборке аналогично через элемент 13 содержимое счетчика 5 декременти- руется. Таким образом, при большом числе

хороших выборок счетчик 5 постепенно заполняется; по его заполнении срабатывает jfno первому выходу дешифратор 6, формирующий положительный сигнал; на выходе элемента НЕ 16 отсутствует разре- шающий сигнал, и счетчик 5 фиксируется в крайнем верхнем положении. Аналогично при большом числе плохих выборок счетчик 5 достигает нулевого состояния, срабатывает по второму выходу дешифратор б и через элемент НЕ 17 фиксирует счетчик 5 в нулевом состоянии.

Если счетчик 5 в нулевом состоянии, а следующая выборка плохая, срабатывает элемент И 15 и устанавливает триггер 9 в единичное состояние, на прямом выходе триггера формируется положительный сигнал Авария. В дальнейшем окончание формирования этого сигнала производится следующим образом: если число хороших выборок превысит число плохих на заранее заданное число (оно содержится в регистре 7), срабатывает блок 8 сравнения и через элемент И 14 его сигнал сбрасывает триггер 9 в нулевое состояние.

Сигналом окончания выборки с блика 1 счетчики 2 и 3 устанавливаются в нулевое состояние, подготавливаясь к анализу следующей выборки.

Таким образом, в предлагаемом устрой- стве анализируются как ошибки, так и стирания; решение об ошибочности (качестве) выборки может быть принято по любому выбранному пользователем критерию; обеспечивается произвольная длина выбор- ки; обеспечивается выбор критерия снятия сигнала Авария. Эти качества позволяют повысить достоверность контроля качества канала передачи данных, осуществляемого устройством..

Формула изобретения

УСТРОЙСТЁО для контроля канала связи, содержащее формирователь временных интервалов, триггер, последовательно соединенные первый счетчик, дешифратор и

первый элемент НЕ, второй выход дешифратора подключен к входу второго элемента НЕ, отличающееся тем, что, с целью повышения достоверности контроля качества передачи информации по каналам передачи, введены последовательно соединенные формирователь импульсов, вход которого объединен с тактовым входом формирователя временных интервалов, первый элемент И, второй вход которого является первым сигнальным входом устройства, второй счетчик, блок памяти, третий элемент НЕ и второй элемент И, выход которого подключен к первому входу первого счетчика, последовательно соединенные третий элемент И и третий счетчик, выход которого подключен к второму входу блока памяти, выход которого подключен к второму входу первого счетчика через введенный четвертый элемент И, второй вход третьего элемента И является вторым сигнальным входом устройства, а первый соединен с выходом формирователя импульсов, последовательно соединенные регистр, блок сравнения, вторая группа входов которого соединена с выходом первого счетчика, и пятый элемент И, выход которого соединен с R-входом триггера, неинвертированный выход которого подключен к второму входу пятого элемента И и является выходом устройства, выход дешифратора подключен к S-входу триггера через введенный шестой элемент И, второй вход которого соединен с выходом четвертого элемента И, выход первого элемента НЕ подключен к второму входу второго элемента И, выход второго элемента НЕ подключен к второму входу четвертого элемента И, выход формирователя временных интервалов подключен соответственно к вторым входам второго и третьего счетчиков, к третьим входам второго и четвертого элементов И, группа входов формирователя временных интервалов и регистра являются установочными входами.

20

Сущность изобретения: устройство содержит формирователь 1 временных интервалов, 3 счетчика 2. 3, 5, блок 4 памяти, дешифратор 6. регистр 7, блок 8 сравнения, триггер 9, 6 элементов И10-15, 3 элемента НЕ 16-18, формирователь 19 импульсов, 1- 3. 1-2, 1-13, 1-12, 19-10-2-4-18-12-5-6-16-12, 19-11-3-4-13-5-6-17-13, 7-8-14-9-14. 13-15-9. 6-16,5-8. 2 ил.

У:фиЈ %.