Устройство для сопряжения ЭВМ с внешними устройствами Советский патент 1992 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и предназначено для связи каналов ввода-вывода ЭВМ с внешними устройствами.

Целью изобретения является расширение функциональных возможностей за счет увеличения номенклатуры подключаемых внешних устройств.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока настройки линий управления; на фиг. 3 - блок-схема блока управления; на фиг. 4 - блок-схема узла управления; на фиг. 5 - схема триггера управления; на фиг. 6 - временная диаграмма работы триггера управления; на фиг. 7 - схема блока инициализации информационных шин; на фиг. 8 - схема блока обмена с внешним устройством; на фиг. 9 - схема блока обмена с ЭВМ; на фиг. 10 - схема блока микропрограммного управления,

Устройство (фиг. 1) содержит К блоков 3 обмена с внешними устройствами, К блоков

3, 4 инициализации информационных шин, блок 5 обмена с ЭВМ, блок 6 управления, блок 7 настройки линий управления, память 8, коммутатор 9. блок 10 микропрограммного управления.

Блок 7 настройки линий управления (фиг. 2) содержит К+1 регистров 11.

Блок 3,4 инициализации информационных шин (фиг. 7) содержит элемент НЕ-И 12, триггеры 13, 14.

Блок 1, 2 обмена с внешним устройством (фиг 8) содержит передатчики 15, приемники 16. регистры 17-19, счетчики 20, 21, триггеры 22, 23, элементы ИЛИ 24, элемент И 25. триггер 26, элемент И 27, триггеры 28, 29, элементы И 30, элемент ИЛИ 31, элемент И 32.

Каждый узел управления (фиг. 4) содержит выходной коммутатор 33, группу передатчиков 34, группу приемников 35, группу триггеров 36 управления, первую 37 и вторую 38 группы элементов ИЛИ. третью 39,

сл С

vi

VI

Јь Jb

первую 40 и вторую 41 группы элементов И, группу комбинационных узлов 42, 43, вторую 44 и первую 45 группы дешифраторов, группу 46 информационных входов, причем каждый комбинационный элемент состоит из одноразрядного операционного подэле- мента 47 и двух счетчиков 48 и 49. Узел управления содержит также третью группу дешифраторов 50, две группы коммутаторов 51, 52 и группу регистров 53.

Каждый триггер 36 управления (фиг. 5) содержит триггер 54, элемент ИЛИ 55, элемент И 56, триггер 57, элемент НЕ 58, триггер 59, элемент И 60.

Блок 10 микропрограммного управления (фиг. 10) содержит триггеры 61, 62, коммутаторы 63, 64, регистр 65, сумматор 66, регистр 67, арифметико-логические узлы 68-69, регистр 70, коммутатор 71, дешифратор 72, коммутатор 73, регистр 74, элемент И 75, элемент ИЛИ 76, регистр77, генератор 78 синхроимпульсов,

Блок 5 обмена с ЭВМ (фиг. 9) содержит передатчики 79, приемники 80, регистры 81- 83, счетчики 84, 85, триггеры 86, 87, элемент ИЛИ 88. элемент И 89, регистры 90, 91, триггер 92, элемент И 93, триггеры 94,95, элемент И 96, элемент ИЛИ 97, элемент И 98.

Назначением блока 7 является управление передатчиками и приемниками сигналов управления внешнего устройства и ЭВМ.

Код 10 в двух первых триггерах регистра 11 обеспечивает передачу первого управляющего сигнала первому внешнему устройству (ВУ), код 01 - прием первого управляющего сигнала первого ВУ, код 00 блокирует прием и передачу соответствующего сигнала. Код 11 является запрещенным.

Назначением блока 3, 4 является управление передатчиками и приемниками информации для соответствующего ВУ.

По соответствующей команде блока 10 информация из памяти 8 принимается в триггеры 13 и 14. Если в этих триггерах записан код 00, то передатчики 15 и приемники 16 закрыты, на выходе элемента НЕ-И 12 - высокий уровень. В этом режиме информационный обмен с соответствующим ВУ заблокирован, но включено кольцо для запуска тестов проверки; информация с выхода регистра 17 замыкается на вход регистра 18.

Если в указанных триггерах содержится код 01, то блокируется выдача информации ВУ, но прием информации от ВУ выполняется.

Если в указанных триггерах содержится код 11, обмен информацией разрешен в обе стороны.

Перед началом работы производится программная настройка блока обмена с ВУ,

По соответствующим командам блока 10 в регистр 19, счетчик 20, счетчик 21 записывается необходимая информация из памяти 8.

Регистр 19 состоит из нескольких полей.

Поле i определяет номер триггера в блок 6, сигналы от которого рассматриваются как импульс сопровождения информации (ИС). Поле j определяет номер триггера в блок 6, который будет установлен в 1 по окончании обмена (по сигналу Конец обмена - КО).

Поле вывод-ввод определяет направле- ние обмена.

В регистре 19 могут содержаться еще ряд полей (например, величина кольцевого буфера, признак однократности обмена и т.д.).

В счетчиках 20 записывается начальный адрес памяти, с которого начинается обмен, в счетчик 21 заносится количество обменов, которое необходимо осуществить.

Рассмотрим вначале прием информа- ции от ВУ.

Информация от ВУ по ШИН-А через приемники 16 поступает на D-вход регистра 18. В качестве синхросигналов приема используется ИС из блока 6. Одновременно ИС поступает на схему синхронизации, состоящую из триггеров 26,28,29 и элементов И 27, ИЛ И 31.

Схема синхронизации обеспечивает привязку несинхронного ( в общем случае) импульса сопровождения (ИС) к внутренней частоте устройства (СИ). В регистр 23 принимается информация по СИ.

Одновременно с приемом информации в регистр 23 вырабатывается сигнал ЗпЗУ (на элементе И 32), производится запись информации с регистра 23 в память 8.

Когда обмен закончится (содержимое счетчика 21 станет равным нулю), вырабатывается сигнал КО, поступающий в блок 6, где устанавливает в 1 триггер, номер которого определяется полем j регистра 19.

Аналогично выполняется передача информации ВУ по ШИН-К.

ИС из блока б после схемы синхрониза- ции вырабатывает сигнал ЧтЗУ (выход элемента И 30), и информация из памяти принимается в триггер 22. По заднему фронту ИС информация из триггера 22 принимается в регистр 17 и через передатчик 15 поступает в ВУ.

Для возможности засылки информации из памяти 8 в триггер 22 по команде блока 10 используется элемент ИЛИ 24.

Модификация счетчика 20 и счетчика 21 выполняются соответственно по выходному сигналу ТЗС с триггера 29 и ИС.

Работа блока 5 аналогична работе блоков 1 и 2.

В блок 5 обмена с ЭВМ кроме информации поступает также сообщение от канала, которое затем передается блоку 10.

Сообщение от канала принимается в регистр 91 блока 5 и одновременно происходит прерывание блока 10 (по соответствующему сигналу управления от канала, который используется как импульс сопровождения сообщения).

Сообщение к каналу передается с регистра 90, информация в который принимается из памяти 8 по команде блока 10.

На входы разрешения передатчиков 79 и приемников 80 подан постоянно разрешающий уровень (в данном случае - положительный Е), кольцо приемников 80 разомкнуто за счет запрещающего уровня Z.

На счетчик 84 заведен постоянный уровень Е, соответствующий формату информации канала.

В остальном выполнение такое же, как в блоках 1 и 2.

Каждый регистр 53 блока б содержит командное слово, состоящее из ряда полей: поля кода операции (КОП), поля первого операнда (01), поля второго операнда (02) и двух полей констант (const 1 и const 2).

Но команде блока 10 информация из памяти 8 заносится в регистр 53.

Поле 01 данного командного слова определяет ногЛер триггера управления, который используется в элементе 47 как первый операнд, поле 02 - номер триггера управления, который используется как второй операнд.

Поля const 1 и const 2 регистра 53 определяют соответственно положение переднего фронта и длительность результирующего сигнала. Если пришел сигнал КО (конец обмена), то расшифровывается поле J командного слова обмена с ВУ (или с каналом) на дешифраторе 44 и через элементы И 39 и ИЛИ 37 соответствующий триггер 36 устанавливается в 1.

По команде блока 10 любой триггер 36 может устанавливаться либо в 1, либо в О. После расшифровки на дешифраторе 45 номера триггера управления, заданного в именном поле команды блока 10, в зависимости от кода операции блока 10 соответствующий триггер устанавливается в 1 или О. Если в команде блока 10 была задана установка 1, то через элементы И 40. ИЛИ

37 устанавливается в 1 оот -.етствующий триггер 36.

Если же в команде блока 10 была задана установка О, то через элементы И 41, ИЛИ 5 38 устанавливается в О соответствующий триггер 36.

Аналогично производится управление триггерами управления по информации в регистре 53. Сигнал с выхода счетчика 48

0 через элемент ИЛИ 37 устанавливает в 1 соответствующий триггер. Сигнал с выхода счетчика 49 через элемент ИЛИ 38 устанавливает в О соответствующий триггер.

Коммутатор 33 пропускает на выход сиг5 налы с того триггера 36. который был указан в командном слове соответствующего ВУ или канала (в поле I). Эти сигналы используются в соответствующем блоке 1, 2 или блоке 5 как импульс сопровождения.

0 Как видно из приведенного выше примера конкретной реализации блока 6 управления, основная особенность данного узла состоит в том, что каждому триггеру 36 управления ставится в соответствие регистр

5 53 и схема преобразования этих сигналов, состоящая из элемента 47, счетчиков 48 и 49.

Такое построение еще более расширяет класс интерфейсов обмена, с которыми мо0 жет работать данное устройство.

Кроме этого, данное решение позволяет отказаться от используемого в прототипе коммутационного поля, что особенно актуально для систем элементов с большой сте5 пенью интеграции, для которых в значительной степени характерно ограничение по количеству контактов, а не по количеству используемых ветилей.

Наконец, однотипность триггеров 36

0 также способствует расширению класса используемых интерфейсов обмена.

Блок 10 обеспечивает взаимодействие всех узлов устройства.

Информация из памяти 8 поступает в

5 регистр команд, состоящий из триггеров 61 и 62.

После дешифрации кода операции в дешифраторе 72 выполняются соответствующие действия. Если, например, был задан

0 код арифметической операции, то, в соответствии с сигналом Код опер. АЛУ чисел в АЛУ чисел 69 выполняются соответствующие преобразования и результат принимается в один из регистров 70, номер которого

5 указан в коде операции. Источниками операндов для АЛУ чисел 69 являются регистр 70 и память 8.

Информация с выходов регистра 70 через коммутатор 71 по команде Запись (на

выходе дешифратора 72 сигнал Зп) запоминается в памяти 8.

По сигналам прерывания, поступающим из блока б, устанавливаются в 1 соответствующие триггеры регистра 74. Каждому такому триггеру соответствует триггер маски в регистре 77.

Если два одноименных разряда регистра 74 и регистра 77 одновременно в 1. то формируется сигнал прерывания, поступающий на коммутационное поле адресов прерывания - коммутатор 63.

В зависимости от причины прерывания в коммутаторе 63 выбирается соответствующее значение адреса, по которому выполняется безусловный переход.

Адрес первой невыполненной команды текущей последовательности из сумматора 66 передается в регистр 67. После окончания прерывающей программы следует команда Возврат, по которой содержимое регистра 67 через коммутатор 64 передается в регистр 65, Таким образом, возобновляется прерванная последовательность команд.

При выполнении команд перехода содержимое триггера 61 через коммутатор 64 принимается в регистр 65.

Прием информации из памяти 8 в регистры устройства выполняется по сигналу Пр. в регистры, вырабатываемому в дешифраторе 72.

Этот сигнал поступает в различные узлы устройства и обеспечивает их программную настройку.

Формула изобретения

1. Устройство для сопряжения ЭВМ с внешними устройствами, содержащее блок микропрограммного управления, блок управления, блок обмена с ЭВМ, п блоков обмена с внешними устройствами, где п - число внешних устройств, коммутатор, память, п блоков инициализации информационных шин, причем первые группы информационных входов и выходов блоков обмена с внешними устройствами образуют группы входов и выходов устройства для подключения к группам информационных выходов и входов внешних устройств, первая группа входов-выходов логического условия блока управления образует группу входов-выходов устройства для подключения к группам командных входов-выходов внешних устройств, вторая группа входов- выходов логического условия блока управления образует группу входов-выходов устройства для подключения к первой группе командных входов-выходов ЭВМ, группа командных входов-выходов блока обмена с ЭВМ образует группу входов-выходов устройства для подключения к второй группе командных входов-выходов ЭВМ, группа информационных входов-выходов блока обмена с ЭВМ образует группу входов-выходов устройства для подключения к группе информационных входов-выходов ЭВМ, при этом вторые группы информационных выходов п блоков обмена с внешними устройствами и первая группа информацион0 ных выходов блока обмена с ЭВМ соединены с соответствующими группами информационных входов коммутатора, группа управляющих входов и группа информационных выходов которого соедине5 ны соответственно с первой группой выходов блока микропрограммного управления и с группой адресных входов памяти, группа информационных выходов которой соединена с первой группой входов логиче0 ского условия блока микропрограммного управления, с группами информационных входов п блоков обмена с внешними устройствами, блока обмена с ЭВМ, блока управления и с группами кодовых входов п блоков

5 инициализации информационных шин, первые, вторые и третьи командные выходы которых соединены с первыми, вторыми и третьими разрешающими входами соответствующих блоков обмена с внешними уст0 ройствами, группы синхровходов п блоков обмена с внешними устройствами, блока обмена с ЭВМ, блока управления, синхровхо- ды п блоков инициализации информационных шин соединены с группой

5 синхровходов блока микропрограммного управления, вторая группа входов логического условия которого соединена с группой выходов блока управления, первая группа входов логического условия которого соеди0 нена с второй группой выходов блока микропрограммного управления, вход логического условия которого соединен с командным выходом блока обмена с ЭВМ. группа синхровыходов блока управления

5 соединена с синхровходами п блоков обмена с внешними устройствами и блока обмена с ЭВМ, третьи группы информационных выходов п блоков обмена с внешними устройствами и вторая группа информацион0 ных выходов блока обмена с ЭВМ соединены с второй группой входов логического условия блока управления, отличающееся тем. что, с целью расширения функциональных возможностей за счет увеличе5 ния номенклатуры подключаемых внешних устройств, в устройство введен блок настройки линий управления, при этом группа информационных выходов памяти и группа синхровходов блока микропрограммного управления соединены соответственно с

группой информационных входов и с группой синхро- и разрешающих входов блока настройки линий управления, группа выходов которого соединена с третьей группой входов логического условия блока управле- ния.

2.Устройство поп.1,отличающее- с я тем, что блок управления содержит К+1 узлов управления, причем группы информационных входов К+1 узлов управления обра- зуют группу информационных входов блока, группы входов-выходов логического условия К узлов управления образуют первую группу входов-выходов логического условия блока, первая группа входов-выходов логи- ческого условия (К+1)-го узла управления образует вторую группу входов-выходов логического условия блока, группы синхров- ходов К+1 узлов управления образуют группу синхровходоэ блока, группы выходов и первые группы входов логического условия К+1 узлов управления образуют соответственно группу выходов и первую группу входов логического условия блока, синхровыходы К+1 узлов управления обра- зуют группу синхровыходов блока, вторые и третьи группы входов логического условия К+1 узлов управления образуют соответственно вторую и третью группы входов логического условия блока.

3.Устройство по п.2, отличающее- с я тем, что узел управления содержит группу передатчиков, группу приемников, выходной коммутатор, группу триггеров управления, две группы элементов ИЛИ, три группы элементов И, три группы дешифраторов, две группы коммутаторов, группу регистров, группу комбинационных элементов, причем информационные входы регистров группы образуют группу информационных входов узла, выход выходного коммутатора является синхровыходом узла, информационные выходы передатчиков группы и информационные входы приемников группы образуют группу входов-выходов логического условия узла, первые входы элементов И первой группы, первые входы элементов И второй группы, информационные входы дешифраторов первой группы образуют первую группу вхо- дов логического условия узла, группа управляющих входов выходного коммутатора, первые входы элементов И третьей группы

и информационные входы дешифраторов второй группы образуют вторую группу вхо-

дов логического условия у ла, уп равляющие входы приемников группы и передатчиков группы образуют третью группу входов логического условия узла, выходы триггеров управления группы соединены с информационными входами передатчиков группы, с группой информационных входов выходного коммутатора, с информационными входами коммутаторов первой, второй групп и образуют группу выходов узла, синхровхо- ды регистров группы, комбинационных элементов группы, триггеров управления группы образуют группу синхровходов узла, при этом в узле управления информационные выходы приемников группы соединены с первыми и вторыми информационными входами триггеров управления группы, единичные и нулевые входы которых соединены соответственно с выходами элементов ИЛИ первой и второй групп, выходы дешифраторов первой группы соединены с вторыми входами элементов И первой и второй групп, выходы которых соединены соответственно с первыми входами элементов ИЛИ первой и второй групп, вторые входы элементов ИЛИ первой группы соединены с выходами элементов И третьей группы, вторые входы которых соединены с выходами дешифраторов второй группы, третьи входы элементов ИЛИ первой группы и вторые входы элементов ИЛИ второй группы соединены соответственно с первыми и вторыми выходами комбинационных элементов группы, первые и вторые информационные входы которых соединены соответственно с первыми и вторыми выходами регистров группы, третьи, четвертые и пятые выходы которых соединены соответственно с информационными входами дешифраторов третьей группы, с управляющими входами коммутаторов первой и второй групп, выходы которых соединены соответственно с третьими, четвертыми и пятыми информационными входами комбинационных элементов группы.

4. Устройство поп.1,отличающее- с я тем, что блок настройки линий управления содержит п+1 групп регистров, причем информационные входы регистров образуют группу информационных входов блока, синхровходы и разрешающие входы регистров образуют группу синхро- и разрешающих входов блока, выходы регистров образуют группу выходов блока,

&

I

ча

ЗЕ

ffi

т

СП

t 4 Ы Ь k И k « и

i

-s|

Ч.-%. с% 1г % ж я т й г 1г1г ж У|Ддяжж 1ж;

WI МИШИН

Фиг. 2

Изобретение относится к вычислительной технике и предназначено для связи каналов ввода-вывода ЭВМ с внешними устройствами. Целью изобретения является расширение функциональных возможностей за счет увеличения номенклатуры подключаемых внешних устройств. Устройство содержит К блоков обмена с внешними устройствами, К блоков инициализации информационных шин, блок обмена с ЭВМ, блок управления, блок настройки линий управления, память, коммутатор, блок микропрограммного управления. 3 з.п. ф-лы, 10 ил.

Сигналы улраЗя. By К

Гг

W

Сигналы у/ раЈ/г. канала

Сигналь/ улравл ЗуМ

РЧ

«i.

Фиг.З

ч- т

r r-

I

Q

Ґ

xL Ј/

ИЗ

Гг

j

llbeJ

ДУ

ST

{ J SSS S ffSSfffffffJff f / f / I

д-гпф

У

. - ЛК/

w

i-w ,.«/

,/.

KHl

«f

«f

2|

a

liiAl

45 Ч)

v 5 8rr

/05 -a/7c6

fil/DWDV

O.tf.

06

I/ Э A

В8

31

98

fil Ь -VOU П

t

«//7M5V V фНПDL PHDX ID CpHfl