Устройство для сложения чисел в дополнительном коде Советский патент 1992 года по МПК G06F7/50 

Изобретение относится к области цифровой вычислительной техники и может быть использовано для создания различных узлов и устройств универсальных и специализированных вычислителей.

Известна схема устройства для сложения чисел в дополнительном коде, входящая в состав схемы, представленной в книге Б.И.Соловьев, К.Г.Самофалов и др. Электронные цифровые вычислительные машины - Киев: Вища школа, 1976, с.297. рис.272.

Недостатком известной схемы является ее относительная сложность вследствие избыточных аппаратурных затрат на формирование знака результата.

Известно устройство для сложения чисел, со держащее П одноразрядных сумматоров в основном операционном узле и дополнительные сумматор в схеме формирования знака результата. Недостатком известного устройства также является относительно высокие аппаратурные затра ч со

4 Ю 4

ND

ты в схеме формирования знака результата

1.

Наиболее близким по технической сущности является устройство для сложения чисел в дополнительном коде, входящее в состав схемы, содержащей п одноразрядных сумматоров(п - разрядность операнда), входы операнда одноразрядных сумматоров с первого по (п-1)-й соединены с входами соответствующих разрядов первого и второго операнда1 устройства, а выходы суммы соединены 6 выводами соответствующих разрядов результата устройства, выход переноса i-го одноразрядного сумматора (1 1п-2) соединен с входом переноса (М)-го одноразрядного сумматора, выход переноса п-го одноразрядного сумматора соединен с входом переноса допол- нительного (п + 1)-го одноразрядного сумматора, входы операнда которого соединены с входами операндов n-го одноразрядного сумматора и подключены к входам знаковых разрядов операнда, выход суммы дополнительного одноразрядного сумматора подключен к выходу знака устройства, а выход переноса - к первому входу элемента И, второй вход которого соединен с управляющей шиной, а выход подключен к входу переноса первого одноразрядного сумматора 2.

Недостатком известного устройства для сложения чисел в дополнительном коде является его сложность, вследствие относительно еысоких аппаратурных затрат п схеме формирования знака результата.

Цель изобретения - упрощение устройства. Настоящая цель достигается за счег того, что в устройство для сложения чисел в дополнительном коде, содержащее п одноразрядных сумматоров (п-разряднос ь операндов), входы одноразрядных сумматоров с первого по (п-1)-й соединены с входами соответствующих разрядов первого и второго операндов устройства, а выходы суммы соединены с выходами соответствующих разрядов результата устройства, выход переноса 1-го одноразрядного сумматора О - 1,...,п-2) соединен с входом переноса (1+1)-го одноразрядного сумматора, входы операндов n-го одноразрядного сумматора соединены с входами знаковых разрядов первого и второго операндов устройства.до- полнительно введены первый и второй инверторы, аход первого инвертора соединен с выходом переноса (п-1)-го одноразрядного сумматора, выход первого инвертора подключен к входу переноса n-го одноразрядного сумматора, выход суммы которого соединен с входом второго инвертора, выход которого подключен к выходу п-го (Стар

шего) разряда результата устройства, а выход переноса n-го одноразрядного сумматора соединен с выходом знакового разряда результата устройства.

Авторам не известны технические решения с признаками, аналогичными отличительным, В совокупности с известными признаками они проявляют свойства неизвестные ранее из других решений, Сле0 довательно, предлагаемое устройство соответствует критерию существенные отличия,

На чертеже показана схема устройства для сложения чисел в дополнительном коде.

5 Устройство для сложения чисел в дополнительном коде содержит (п+1) одноразрядных сумматоров 16 (п разрядность операндов), входы ai, bi операндов одноразрядных сумматоров 14 с

0 первого по (п-1)-й соединены с входами 7 соответствующих разрядов первого (а;) и

второго (bi) операндов устройства (I 1

н-1), а выходы суммы (Si) соединены с выходами 8 соответствующих разрядов резуль5 тата устройства, выходы Сн-1 переноса 1-го

одноразрядного сумматора (i 1rt-1),

соединенные входами переноса (1+1)-го одноразрядного сумматора, выход Сп+1 переноса n-го одноразрядного сумматора сое0 динен с входом переноса дополнительного одноразрядного сумматора б, входы операндов которого (зпн, bn-и) соединены соответственно с входами операндов an, bn n-го одноразрядного сумматора 5 и подключены

5 к входам 9 знаковых разрядов входного операндов, выход суммы дополнительного одноразрядного сумматора 6 подключен к выходу 10 (Зн) знака устройства. Входной перенос Ci устройства поступает на вход

0 переноса сумматора 1, Выход суммы сумматора 5 соединен с выходом 11 (Sn) старшего разряда выходного операнда устройства.

Устройство для сложения чисел в дополнительном коде (фиг,2) содержит п однораз5 рядных сумматоров 1:5 (п - разрядность операндов), входы ai, bi операндов одноразрядных сумматоров 14 с первого по

(п-1)-й соединены с входами б соответствующих разрядов первого (ai) и второго (bi)

0 операндов уст ройства 0 1п-1), а выходы

суммы (Si) соединены с выходами 7 соответствующих разрядов результата устройства, выходы CIH переноса i-ro одноразрядного сумматора (I 1 ,.,.,п-2) соединены с входами

5 (i-H)-ro одноразрядного сумматора, выход переноса ()-го одноразрядного сумматора 4 соединен с входом первого инвертора 8,выход которого подключен к входу переноса одноразрядного сумматора 5, выход суммы которого соединен с входом второго

инвертора 9, выход которого подключен кТождество формул (3) и (За) следует из

выходу 10 (Sn) старшего разряда выходногосвойства функции сложения по модулю

операнда устройства, выходы операндов an, два:

bn п-го одноразрядного сумматора 5 под-а®Ь а@Ь.

ключены к входам 11 знаковых разрядов5 attTbCFC гйЗГЕГ®с

входных операндов, а выход переноса сум-Выведем (1а) из (1) используя (2) матора 5 соединен с выходом 12 (Зц) знака

устройства. Входной перенос 13 (Сч) устрой-an©bn©Cn+i an©bn@(an bn + ап Сп + ства поступает на вход переноса первого

одноразрядного сумматора 1.10 + bn Сп) (ап bn + an bn)©(an bn + an Cn +

Устройство для сложения чисел в допол- .-,...

нительном коде работает следующим обра- +bn Сп) (an bn + an bn) (an bn + ап Сп + Ьп Сп) +

зом. На входы 6 устройства подаются

разряды первого (а,-) и второго (bi) операн- -Kan bn + an bn) (an bn + an Cn + bn Cn) (an bn +

дов (I 1,...,n-1). На вход 11 поступают зна- 15

ковые разряды первого (ап) и второго (bn) +an bn) (ап + bn) (ап + Cn) (bn + Сп)н an bn +

операндов, Входной перенос поступает

вход 13 устройства, На выходах 7 устройст- +ал bn Cn (ал bn + ал bn) (Sn bn + bn Cn -iва образуются младшие разряды (Si,...,Sn-i)

выходного операнда устройства. На выхо- 20 +ал Cn) + an bn ап bn + an bn Cn + an bn Сп

дах 10 и 11 образуются, соответственно,

старший (Sn) и знаковый (Зм) разряды выход- an bn (1 + Cn) + an bn Cn + an bn Cn an bn +

ного операнда устройства. л

Для более подробного пояснения рабо- + ап Сп (Ьп ч bn) + an bn Cn an bn + ап Сп (1 - ты предлагаемого устройства определим ло-

гические выражения старшего и знакового + bn) + an bn Cn an bn + an Cn + bq Cn (ап н разрядов выходного операнда предложен-

ного устройства и устройства-прототипа. -J-an) an Ьр + ап Cn + bn Сп Покажем логическую эквивалентность этих выражений.30 Таким образом, показали, что

Логические выражения известного уст-ь

ройства сложения чисел в дополнительномar,©bnQcn+i an bn + ап Сп + Ьп Сп

коде записывается следующим образом:

при

Зн ап©Ьп©Сп+1 ,(1)35

Сп-и an bn + ап Сп + Ьп Сл где Сп+1 an bn + ап Сп + bn Сп , (2)

Таким образом, показана полная эквивыходной перенос (п-И)-го одноразрядного валентность логических выражений извест- сумматора 6 (прототип),40. ной и предложенной схем. Однако при этом

an, bn-знаковые разряды входных one- известная схема имеет относительно боль- рандов,шие аппаратурные затраты в схеме формиСп - входной перенос п-го одноразряд- рования старшего (Зл) и знакового (Зн) ного сумматора 5. разрядов выходного операнда. ДействиЛогическое выражение старшего разряда 45 тельно, известная схема содержит для этих результата сложения в известном устройст- целей два одноразрядных сумматора, в то ве представляется:время как предлагаемая схема имеет только

один одноразрядный сумматор и два инверSn an@bn©Cn ,(3)тора. Очевидно, что одноразрядный сумма50 тор существенно сложнее двух инверторов где ©- сложение по модулю два. ,для любого из известных схемотехнических

Логические выражения для предлагав- базисов. Следовательно, этим доказываетмого устройства представляются:ся большая эффективность предлагаемой

схемы в смысле аппаратурных затрат. Та-Зн Sn bn + an Cn -t- bn Cn , (1a)55 ким образом, требования критерия положительный эффект удовлетворяются.

Sn ап ЭЬп®Сп ,(За)Формула изобретения

Необходимо показать, что формулы (1) иУстройство для сложения чисел в до(1а), (3) и (За) соответственно эквивалент- полнительном коде, содержащее п од- ны.поразрядных сумматоров (п - разрядность

операндов), первый и второй входы с первого по (п-1)-й одноразрядных сумматоров соединены с входами соответствующих разрядов первого и второго операндов устройства, а выходы суммы с первого по (п-1)-й одноразрядных сумматоров соединены с выходами соответствующих разрядов результата устройства, выход переноса 1-го одноразрядного сумматора (I 1,...,п-2) соединены с входом переноса ( одноразрядного сумматора, первый и второй входы п-го одноразрядного сумматора соединены с входами знаковых разрядов первого и второго операндов устройства,

0

отличающееся тем, что, с целью упрощения устройства, введены первый и второй инверторы, вход первого инвертора соединен с входом переноса (п-1)-го одноразрядного сумматора, выход первого инвертора подключен к входу переноса п- го одноразрядного сумматора, выход суммы n-го Одноразрядного сумматора соединен с входом второго инвертора, выход которого подключен к выходу n-го разряда результата устройства, а выход переноса n-го одноразрядного сумматора соединен с выходом знакового разряда результата устройства.

Изобретение относится к области цифровой вычислительной техники и может быть использовано для создания различных узлов и устройств универсальных и специализированных машин. Цель изобретения - сокращение аппаратных затрат при построении сумматоров чисел, представленных в дополнительном коде, при заданной разрядности операндов. Эффект достигается за счет того, что вместо дополнительного сумматора для получения знака результата используются только два инвертора, что существен но Сокращает аппаратурные затраты для реализации схемы формирования знака. Устройство для сложения чисел в дополнительном коде содержит п одноразрядных сумматоров (п - разрядность операндов), входы ai, bi операндов одноразрядных сумматоров с первого по (п-Ч)-й сое- динены с входами соответствующих разрядов первого (ai) и второго (bi) операндов устройства (I 1,..., п-1), а выходы суммы Si соединены с выходами соответствующих разрядов результата устройства, выход (Sn) старшего разряда выходного операнда устройства, входы операндов an. bn n-го одноразрядного сумматора подключены к входам знаковых разрядов входных операндов, а выход переноса сумматора соединен с выходом (Зи) знака устройства. Входной перенос (Ci) устройства поступает на вход переноса первого одноразрядного сумматора. Схема может быть использована в различных устройствах автоматики и цифровой вычислительной техники для сложения чисел в дополнительном коде. 1 ил. сл с

8

о1

ы

al

Ы an-2

/ V

Л L

ЈL

73

5

а...

is/

f

$2

vs/т-г vSfr/i

П 1Шк)

bn-t ffn-f

CnJ

v ..jr.