Устройство декодирования модифицированного кода БЧХ Советский патент 1993 года по МПК H03M13/02 

Изобретение относится к вычислительной технике, а именно к области передачи информации, и может быть использовано для контроля оперативных и постоянных ЗУ.

Целью изобретения является повышение быстродействия устройства.

На фиг, 1 представлена структурная схе- ма предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие работу устройства; на фиг.3-8 - примеры реализации информационного регистра, генератора синдрома, дешифратора, мультиплексора, генератора одиночного импульса и генератора двойного импульса соответственно.

Устройство содержит информационный регистр 1, генератор 2 синдрома, преобразователи 3 и 4 кода, арифметические умножители 5 и 6, элемент НЕ 7, сумматор 8 по

модулю два, мультиплексор 9, дешифратор 10, элемент И-11 и ИЛИ 12, генератор 13 одиночного импулы генератор 14 двойного импульса/счетный триггер 15 и второй элемент ИЛИ 16. Входы 17 являются входами, а выходы;18, 19,- выходами устройства.

На фиг.2 показаны.сигналы на выходах 19-28 в двух режимах работы устройства: при возникновении двойной ошибки и при возникновении одиночной ошибки (точечные линии). Линии со стрелкой показывают, следствием какого сигнала является лоямле- ние указанного. Низкие уровни сигналом соответствуют значению логического О, а высокие -логической 1. Заштрихованное поле соответствует сигналу (коду), имеющему неустановившееся состояние.

О

чэ

О

Обнаружение тройных, исправление одиночных и двойных ошибок в устройстве производится на основе следующих математических предпосылок путем решения квадратного уравнения:

S3/Si3 1 B/Si4-(B/Si)2

,(П)Т

где г- разрядный синдром; S.i а / хНц

..: - : Ifrf)T

г - разрядный синдром 5з а хНз; + - знак поразрядной суммы по модулю два; В - корень уравнения, представляющий собой r-разрядный код первой z или второй z2 ошибки; а - код контролируемой информации длины п;значения п и г связаны соотношением п 2Г; Т - знак транспонирования матрицы; х - знак матричного произведения ; Hi и Нз - матрицы размером гхп, Причем zi - Si t r2. элементы (коды столбцов) матрицы Нз являются кубами элементов матрицы Hi. a Hi и Нз являются подматрицами в матрице Н контроля четности модифицированного кода БЧХ;

Н

Н

Нз 111

где I 111 I - единичная строка длины п.

При возникновении одиночной ошибки в коде a n S3/Si3, а разряд контроля на четность Sp avV x II11I. Откуда указанное квадратное уравнение имеет единственное решение zi1 81. При возникновении двойной ошибки 5з & Si3 и Зз/Si3 & 1, a . В этом случае уравнение решается относительно неизвестного В/3 с помощью так называемой таблицы соответствия, где каждому значению Sa/Si3- - 1 приписано единственное значение В /Si. После вычисления по полученным Si и Зз значения 5з/3г 1 путем перемножения Si на значение B/Si, которое определяется по таблице соответствия на основе полученного значения Зз/Зг 1, вычисляется неизвестное В z , а затем - z2 ST+ z1. При Зз/З13 1 и Sp 1 - имеет место неисправимая тройная ошибка в коде а . В случае Sp 0 и нулевых значений Si и Зз в коде а ошибки отсутствуют.

Устройство работает следующим образом.

С входом 17 n-разрядный код а в параллельной форме поступает через первые входы на запись в регистр 1. В момент времени ti на выходах 22 формируется записанный код а , который поступает на оходы

генератора синдрома 2,

М

При возникновении в коде av двойной ошибки в момент времени t2 на выходах

21, 23 и 24 вырабатываются нуле.вой сигнал Sp 0 отсутствия нечетной ошибки, г - разрядные ненулевые синдромы Зз и Si соответственно. В этом случае, как отмечалось, Зз Si3 и Зз/Si3 Ф 1.

0Сигнал Sp « 0 с выхода 21 поступает на вход элемента И 11, на входы генераторов 13 и 14 и на второй управляющий вход муль- типлексора.9. При этом элемент И 11 выдаеп на выход 18 устройства нулевой сигнал от5 сутствия неисправимой ошибки, блокируется генерация одиночного импульса и разрешается .работа генератора 14, Синдром Si 5й 0 с выходов 24 поступает на входы преобразователя 3. арифметического умно0 жителя 6, сумматора 8 по модулю два и . элемента ИЛИ 12. Синдром Зз.0 с выходов 23 поступает на другие схемы ИЛИ 12 и на входы арифметического умножителя 5, По ненулевым значениям Зз и Зз в мо5 мент времени t3 элемент ИЛИ 12 вырабатывает единичный сигнал наличия ошибки, который поступает на выход 19 устройства и на другой вход генератора 14. Преобразователь 3 по значению Si вырабатывает на

0 своих выходах r-разрядный код значения 1/Si3, .который поступает на другие входы арифметического умножителя 5. По значению 1 /Si3 и Зз арифметический умножитель 5 на своих выходах вырабатывает г-разря д5 ный код значения Ss/Si3, причем младший разряд кода Зз/Si3 поступает на вход элемента НЕ 7, а остальные, старшие г-1 разряды, - на входы преобразователя 4. После инвертирования младшего разряда кода на

0 входах преобразователя 4 формируется г- разрядный код значения Зз/Зг-ь 1. В соответствии с решением вышеприведенного уравнения, на основе таблицы соответствия преобразователь 4 на своих вторых выходах

5 генерирует r-разрядный код значения B/Si. При этом на первом выходе преобразователя 4 значение сигнала может быть произвольным, поскольку он поступает на другой вход элемента И 11, который заблокирован

0 сигналом Sp 0, поступающим с выхода 21. По значению кода B/Si, поступающего на входы арифметического умножителя б, и Si с выхода 24, поступающего на другие входы, арифметического умножителя 6, в 5 момент времени ts н;з выходах 25 арифметического умножителя 6 вырабатывается г- разрядный код z - SiB/Si первой ошибки, который поступает на вторые входы мультиплексора 9. Сумматор 8 по мод.2 в момент

числу n 16 2Г разрядов кода БЧХ) и четырех клапанах НЕ (по числу ) для обеспечения парафазных сигналов на входах элементов И, Для упрощения на фиг.5 показаны только цепи для клапанов И 10.1. 10.3, 10.4 и 10.16, реагирующих на коды (0000),

(0010), (0011), (1111) соответственно. В устройстве, например, выход клапана И 10.4. в соответствии с кодами столбцов матрицы Hi (см. матрицу Н(1)), реагирующий на код

(0011) в 8-й позиции слева в матрице Н(1). должен быть подключен к входам IK (см. фиг.З) для 8-го разряда информационного регистра 1, а выход клапана И 10.3 для кода (0010)- к входам (К для 4-го разряда регистра 1,

Преобразователь 3 кода предназначен для выработки значения 1/S по синдрому Si, поступающему на его входы. Преобразователи кодов обычно реализуются на ПЗУ. Учитывая, что St является r-разрядным кодом, для реализации преобразователя 3 требуется использование ПЗУ с организацией 2Г r-разрядных слоев (2гхг-). В случае кода БЧХ с матрицей Н(1) можно использовать ПЗУ с организацией (32x8).

Для матрицы Н(1) составлена табл.1 преобразования Si в 1/Si3, в соответствии с которой программируется ПЗУ.

Преобразователь 4 кода, как и блок 3. реализуется на ПЗУ, но с организацией А кода, как и блок 3, реализуется на ПЗУ, но с организацией (2гх(г+1)), и предназначен для формирования на первом выходе единичного сигнала в случае Зз/Si3 1 и выработки на вторых выходах r-разрядного значения B/Si в соответствии с решением приведенного выше уравнения с помощью таблицы соответствия. По сравнению с преобразователем 3 разрядность преобразователя 4 увеличивается на единицу с целью обеспечения функций первого выхода. Для случая реализации матрицы Н(1) составлена табл.2 соответствия кодов Sa/Si3- - 1 и E5/St.

Табл,2 составляется и реализуется по тем же принципам, что и табл.1, причем в нее вколючаются только те же значения, которые соответствуют одному из корней В в ранее приведенном квадратном уравнении. Второй корень вычисляется с помощью сумматора 8.

Арифметические умножители 5 и б предназначены для вычисления результатов умножения в поле G F (2Г) значений 5з на 1/Si3 и B/Si на S соответстсенно. Существует множество вариантов исполнения этих схем. Наиболее простая реализована на сдвиговых регистрах с обратной связью и работает из основе арифметического умножения двух элементов поля с вычислением остатка от деления на л(«).

Например, если jt(cЈf а4 + а + 1, то при 5з «2 (0010) и 1/5Г а2 + ft3 (0011)

результат произведения Зз/Si равняется КОДУ 1 +02 (1010). так как с (с + с) - а + а5 1 + о2 (mod л (а)).

Мультиплексор 9 - зто r-разрядное устройство, .обеспечивающее посредством переключения входных цепей выбор нужного канала, на перввый из которых поступает r-разрядный синдром St (...) с третьих выходов генератора 2 синдрома, на второй r-разрядный код z1 (...) с

выходов умножителя 6, а на третий - Z2(...) с выходов сумматора 8.

Мультиплексор может быть собран на логических элементах, реализующих функцию ЗИ-ИЛИ. Электрическая схема

мультиплексора 9 на элементах ЗИ-ИЛИ представлена на фиг.б. Для упрощения показаны только цепи первого 1 и последнего frj разрядов; управляющий вход, который подключается к триггеру 15, представлен

парафазным (прямой W и инверсный W входы). В схеме используется инвертор НЕ, вход которого подключается к другому управляющему входу мультиплексора 9, к выходу 21 генератора 2 (Sp). При единичном

значении сигнала Sp (случай возникновения одиночной ошибки), независимо от значения W, инвертор НЕ обеспечивает блокировку второго и третьего каналов и на выходы мультиплексоров поступает информация с первого канала, т.е. ... при Sp 0 (случай возникновения двойной ошибки) блокируется первый канал и разрешается работа через остальные каналы, причем при и на выходы поступает информация со второго канала, т.е. (...). a при и - информация, с третьего канала.

Генератор 13 одиночного импульса предназначен для выработки импульса, с

помощью которого информация с регистре 1 корректируется в случае возникновения одичной ошибки при . .Генератор одиночного импульса широко применяется в ВТ и является одним из простейших узлов.

На фиг.7 представлена электрическая схема генератора 13, построенного на одной логическом элементе И с применением входной резисторно-конденсаторой RC-це- почки и линии задержки 29. Линия эадержки 29 также строится на RC-цепочке по схеме, показанной на фиг,7 внутри блока 29, С помощью входной RC-цепочки обеспечивается формирование импульса, а линия задержки 29 обеспечивается выдачу импульса на выход 20 в нужный момент времени (и). Длительность импульса и задержки определяется величиной произведения RC, т.е. временем заряда конденсатора через RC-цепочку (на фиг.7 показана стрелкой) при поступлении на вход 21 положительного импульса Sp-И. При зарядка конденсаторов не осуществляется и на выходе 20 импульс не вырабатывается.

Генератор 14 двойного импульса предназначен для выработки импульсов, с помощью которых информация в регистре 1 корректируется в случае возникновения двойной ошибки при и наличия единичного сигнала на выходе 19 при & 0.

Блок 14 работает и реализуется по тем же принципам, что и генератор 13.

Электрическая схема генератора 14 представлена на фиг.8. При возникновении на входе 21 сигнала разрешается работа клапана И с помощью единичного сигнала, сформированного инвертором НЕ на одном из входов клапана И, на другой вход которого поступает импульс, сформировавшийся RC-цепочкой, С выхода клапана И Сигнал поступает на вход линии задержки 30 и на один из входов клапана ИЛИ. Линия задержки 30 обеспечивает временной сдвиг Сформированного импульса на величину разности ta-t (см. фиг.2). В результате на выходе клапана ИЛИ генерируются два импульса, сдвинутые относительно друг друга на величину te-tr. Линия задержки 31 обеспечивает задержку этих импульсов на величину t и в момент времени т на выходе 28 генерируется первый импульс, а в момент времени t8 - второй импульс,

При возникновении на входе21 сигнала инвертором НЕ запрещается работа клапана И и вместе с ним работа всей схемы..

Рассмотрим работу устройства на конкретных примерах.

Предположим, что в коде afn .после записи нулевой информации произошла двойная ошибка по четвертому (a/i) и восьмому (аз) разрядам и (10Цоо0100010000000). В случае использования матрицы Н(1) в результате выполнения произведения хН на выходе генератора 2 будут сформированы (n) xHi «(0010)ТФ (0011)т (0001)т, Зз а(п) хНз (0011)т@ (0001)т - (0010)т,.

) х1111 i 0. Преобразователь 3 в соответствии с табл,1 по коду Si (0001) на своих выходах выработает код 1/Si (00111 а блок 5 по полученным значениям 1 /Зч и 5з - код Зз/Si3 (001 1)-(0010) (1010)

(см. приведенный выше пример выполнения произведения двух кодов). С помощью элемента НЕ 7 на входы преобразователя 4 поступит значение Зз/51з © 1

-(1010) Ф (1000) , (0010). Преобразователь кода 4 в соответствии с табл.2 по коду Зз/Si3© 1 -(0010) выработает на своих вторых входах код B/Si ° (0001). Умножитель 6 по полученным значениям Si и В /Si выра0 ботает код z1 SiB/Si (0001) х х(0001) (0011), который соответствует коду 8-го столбца (as) в матрице Hi, Сумматоре по модулю 2 по значениям Si иг выработает код z2 z1® Si (0001) ф (0011) (0010), который

5 соответствует коду 4-го столбца () в матрице Hi. По единичному (или нулевому) сигналу W с выхода блока 15 и мультиплексор 9 (см. фиг.6) в соответствии с временной диаграммой фиг.2 пропустит на

0 входы дешифратора 10 значение z1 (или z2 при , а затем - г2 (или z1 при ).

В результате клапан И (см. фиг.5) дешифратора 10, который реагирует на код z1 (0011) (или z2 (0010)), выработает единич5 ный сигнал, обеспечивающий-коррекцию разряда as(или а в случае поступления z2 на входы дешифратора 10) в коде а(16), а разряд аз (или ав) корректируется с помощью клапана И, реагирующего на код z2

0 (0010)(илиг1(0011)).

Выдача синхронизирующих сигналов для коррекции информации в информаци- онном регистре 1 и генерация сигналов ошибок осуществляются посредством гене5 ратора двойного импульса 14, элементов И 11, ИЛИ 12. .

При возникновении одиночной ошибки, например, в 11-м разряде an, когда а( (0000000000100000), в соответствии с

0 произведением а 16 хН генератора синдрома 2 на основе матрицы Н(1) выработает Si (0101)и , no которым мультиплексор 9 пропустит на вход дешифратора 10 значение Si (см. фиг,6). Дешифратор 10 по вход5 ному коду Si (O i01) выработает на соответствующем входе единичный сигнал и с помощью генератора 13 будет скорректирован 11-й разряд в информационном регистре 1.

0В случае оозникновения тройной ошибки, например, в разрядах ai/з, ais и ai6, по вышепривиленным соображениям Si . (1101) 1/Si3 (1101), 1/Si3 (0101) в соответствии с табл,1 5з (1001) и на пер5 вом выходе преобразователя кода 4 с учетом Ss/Si3 т 1 сфрмируется единичный сигнал, который вместо с обеспечит выдачу сигнала о неисправимой ошибке с выхода элемента И 11. При этом разряд а& в соответствии с 5э1 (1101) в информационвремени te вырабатывает на выходах 26 г- разрядный код z Si i z . который поступает на третьи входы мультиплексора 9.

При нулевом состоянии счетного триггера 15 (как показано на фиг.2, см, сигнал 27 в период времени ti - t) логический О поступает на второй управляющий вход мультиплексора 9, который с учетом сигнала Sp 0, поступающего на его первый управляющий вход, пропускает на выходы значе- ние z . При единичном состоянии сигнала с выхода 27 на выходы мультиплексора 9 выдается значение г . Дешифратор 10 по значению z1 (или z2 при единичном состоянии сигнала 27) генерирует на своих выходах в соответствии с кодом z1 (или z2} п-разрядный код с единичным значением в позиции первой ошибки, который поступает на вторые входы регистра 1.

После установления соответствующего кода на выходах дешифратора 10 генератора 14 по сигналу Sp 0 и единичному сигналу ошибки с выхода 19 в момент времени t и ts вырабатывает на выходе 2.8 два импульса, которые поступают на входы счетного триггера 15 и элемента ИЛИ 16. Передним фронтом первого импульса, который с учетом нулевого si: чения сигнала, поступающего с выхода 20 на другой вход элемента ИЛИ 16, поступают на управляющий вход регистра 1 через элемент ИЛ И 16, в момент времени t по значению п-разрядного кода, установившегося на вторых входах регистра 1, обеспечивается коррекция первой ошибки в информации (кода ) регистра 1. После чего задним фронтом первого импульса счетный триггер 15 перебрасывается из состояния логического О (1) в состояние логической 1 (О). Единичное значение сигнала с выхода 27 поступает на первый управляющий вход мультиплексора 9 и вместе с Sp 0 обеспечивает выдачу на входы дешифратора 10 значения z2 (или z1}. Далее устройство работает так же, как и при коррекции первой ошибки, В результате в момент времени ta вторым импульсом с выхода 28 исправляется вторая ошибка в ин- формации регистра 1.

При возникновении одиночной ошибки в коде а п устройство работ ат аналогично случаю исправления двойной ошибки со следующими отличиями.

На выходе 21 вырабатывается значение Sp 1, которое разрешает работу генератора 13, блокирует работу генератора 14 и выдачу на выход 26 корректирующих импульсов, В этом случае согласно вышеприведенным математическим выкладкам , Si3 & 0, Зз/Si3 + 1 0 и на первом выходе преобразователя 4 вырабатывается

блокирующий элемент И 11 нулевой сигнал, .Поэтому, как и в предыдущем случае, на выход 18 устройства выдается нулевой сигнал отсутствия неисправимой ошибки. По значению Sp 1, независимо от значения сигнала на первом управляющем входе мультиплексора 9, через первые .входы мультиплексора 9 на входы дешифратора 10 поступает синдром4 SL После установления на выходах дешфиратора 10 соответствующего значению Si r-разрядного кода с единичным значением в позиции ошибки кода а п коррекция производится импульсом с выхода 20, который генерируется в момент времени м через элемент ИЛИ 16 поступает на управляющий вход регистра 1.

В случае возникновения тройной ошибки в коде а п устройст&о работает так же, как и в случае одиночной ошибки, с той-лишь разницей, что с учетом Зз/Si3 1 с первого выхода преобразователя 4 поступает единичный сигнал на вход элемента И 11 и в результате на выход 18 устройства выдается единичный сигнал наличия неисправимой тройной ошибки. При этом некорректная информация регистра 1 ложно исправляется, что, очевидно, не имеет принципиального значения.

В случае отсутствия ошибок в коде а на выходе 21 вырабатывается Sp 0, который блокирует работу генератора 13, а на выходе 18 устройства генерируется нулевой сигнал отсутствия неисправимой ошибки. Нулевые значения 5з и Si с выходов 23 и 24 поступают на входы элемента ИЛИ 12, кот- рый генерирует нулевой сигнал отсутствия ошибок на выходе 19 устройства и блокирует работу генератора 14. В результате корректирующие импульсы на выходах 20 и 28 не вырабатываются, а корректная информация информационного регистра 1 остается. .без изменения.

Проиллюстрирует работу устройства (см. фиг.1) на конкретных примерах, предварительно представив назначение и конкретную реализацию входящих в состав устройства многофункциональных блоков 1-6,9, 19. 13 и 14.

Регистр входной информации в декодирующем устройстве применяется, как правило, для временного согласования сигналов входной и выходной информации, когда длительность записываемой информации, требуемой для ее обработки и передачи а другие узлы или устройства. Рпгисчр информации является одним из составмых узлов в полной схеме памяти с исправлением ошибок и предназначен для регистрации, считываемой из накопитепя информации и результата коррекции.

Существуют различные решения по релизации регистра информации с исправлеием ошибок..

Достаточно простая схема реализации снована на использовании специфики приеняемых триггеров, например IK-тригге- ов, для которых при определенном очетании входных импульсов хранимая инормация может быть проинвертирована.

На фиг.З приведена электрическая схема информационного регистра 1, содержащая IK-триггеров (по числу разрядов п). Для прощения показаны только цепи для триггеров первого 1 и последнего {п разрядов соответственно. Входы R и S-триггеров являются информационными и подключаются к первым входам регистра 1, входы I и К подключаются к вторым входам информационного регистра 1, а синхровходы С - к управляющему входу регистра 1. При обеспечении и производится запись нулевой информации в триггер, независимо от состояния на: входах С, а при и записывается единичная информация. Состояние триггера будет изменяться на противоположное при 1 после подачи импульса на вход С,

Исходя из работы IK-тригтера, запись

информации в информационный регистр 1 производится через R и S входы триггеров в парафазном коде (без предварительного гашения), По окончании записи на входах R и S,устанавливаются единичные сигналы, разрешающие работу триггеров через 1-й К-входы. Информация в триггере с ошибочным состоянием инвертируется при подаче на связанные Ik-входы единичного

сигнала после формирования на управляющем входе регистра 1 импульса, поступающего на входы С триггеров. ,.......

Из описания работы информационного регистра 1 вытекает, что при любом состоянии триггеров запись информации, затем

исправление ошибок будет производиться корректно, а следовательно, исходное состояние информационного регистра 1 не влияет на работоспособность устройства в целом. Для данного устройства любое состояние регистра 1 является информационным, на которое устройство реагирует в. виде сигналов о наличии или отсутствии неисправимой ошибки.

Генератор синдрома 2 - это схема четности, реализующая матричное произведеСгйтние а хН с выработкой синдрома Si, Зз и

Sp. Существует множество способов построения такой схемы четности, в частности на постоянных ЗУ (ПЗУ). Однако наибольшее распространение получили схемы на сумматорах по модулю два (М2).

На фиг.4 представлена функциональная схема генератора 2 синдрома на Ш в случае реализации модифицированного кода БЧХ для г«4, п (а1,аг, аз...аю) на основе следующей матрицы Н:

Н

О 1 0N00 1 00 1 1 0 1 0 1 1 1 0010011 011 111101 Hi 0001001101011111

00 О О 100110101111

b i 0001 i ob 611 b bb i

0001010010100101

Нз0 0 1 1 1 1 0 1 1 Г 1 0 1 1 1 1

IHil. 11.11 i. i 1 iij lYi iVi

2С Для упрощения на фиг.4 показаны толь-, ко цепи выработки в соответствии с первой -, и седьмой строками матрицы (1).;

Принципы генерации матрицы Н для.кр--. ;да БЧХ, который принадлежит к классу., 2В Лических кодов, подробно приводятся, в. книге ф.Дж.Мак-Вильямс, И.Дж.А.Слоэн. ;Теория кодов, исправляющих ошибки. Пер., с англ. М-.: Связь, 1979, с.87г98. Элементы- матрицы Н (коды столбцов в Н1,и.Нз).яв- ЗОляются элементами поля Tanya:GF: (2Г) по модулю примитивного неприводимого многочленатг(о;)степени г; все вычисления, (умножение, деление).производятся.в.поле GF (2Г) по модулю п (а). Для.матрицы 35 Н(1) я (а) а4 + а + 1, гдае. - примитивный, элемент поля GF (24).

: Дешифратор, 10 выполняет функцию,, преобразования г- разрядного,кода(31 или, г .или г2), подаваемого с выходов мультй- 40 плексора 9 на входы. в г,игнал.ца одном.из п выходов, по которому корректируется.соответствующий ошибочный разряд в регистре 1. Стандартный дешифратор имеет г входов и 2Г выходов. На практике наиболее часто 45 используются линейные дешифраторы. Схе- . ма представляет собой набор из 2Г г-входо- вых клапана И с парафазными входами, на которые подаются всевозможные комбинации разрядов входного слова. Дешифратор 50 10 ничем не отличается от широко испльзу- :емых стандартных, поступающие на его вход коды (Si или z или z ) принимают все возможные значения элементов поля GF

(2Г).

55 На фиг.5 представлена, электрическая схема дешифратора 10 в случае реализации кода БЧХ с матрицей Н(1). Дешифратор 10 строится на шестнадцати четырехвходоеых элементах И 10.1,,..,10.3, 10.4,...,10.16 (по

ном регистре 1 будет ложно исправлен с помощью генератора 13, что не имеет принципиального значения.

В случае отсутствия ошибок, который возникает как при записи в регистр 1 корректной информации, так и после правильной коррекции, значение и запрещается работа генератора 13 одиночного импульса, а по Si 83 (0000) - работа генератора 14. В результате информация в регистре 1 не изменится.

Для обеспечения функционирования устройства нет необходимости в установке триггера 15 в исходное нулевое состояние, Устройство успешно работает без предварительной установки триггера 15.

Счетный триггер 15 предназначен для генерации в случае возникновения в информационном регистре 1 двойной ошибки сигнала на управляющем входе мультиплексора 9 с целью вьгдачи на входы дешифратора ТО кодов z1 и z через вторые и третьи входы мультиплексора 9. По кодам z1 и z2 обеспечивается исправление первой и второй ошибок в информационном регистре. От состояния триггера 15 зависит последовательность исправляемых ошибок, т.е. по z1 будет исправлена первая, а по z2 - вторая ошибка, или же наоборот - по z2 будет исправлена первая ошибка, а по z1 - вторая ошибка. Эта последовательность не имеет принципиального значения, поскольку в любом случае информация в информационном регистре 1 будет исправлена. Например, инвертирование сначала 8-го, а потом 4-го разряда , или же наоборот - инвертирование сначала 4-го. затем 8-го разряда, в конечном итоге дает один и тот же результат. Поэтому необходимость в пред-, верительной установке триггера 15 отпадает. ; ; . . - . ..

Формула изобре те н и я Устройство декодирования модифи-. цированного кода БЧХ, содержащее генератор синдрома, первый выход которого подключен к первому входу элемента И, выход которого является первым выходом устройства, sгорой выход генератора синдромов подключен к первому входу первого арифметического умножителя, первый выход которого подключен к первому входу первого преобразователя кода, первый выход которого подключен к второму входу элемента И, третий выход генератора синдромов подключен к первым входам сумматора по модулю два, второго

арифметического умножителя и входу второго преобразователя кода, выход которого подключен к второму входу первого арифметического умножителя, второй выход которого через элемент НЕ подключен к

второму входу первого преобразователя кода, второй выход которого подключен к второму входу второго арифметического умножителя, выход которого подключен к второму входу сумматора по модулю два,

дешифратор и первый элемент ИЛИ, выход которого является вторым выходом устройства, от л и ч а ю ще ее я тем, что, с целью повышения быстродействия устройства, з него введены мультиплексор, счетный тригrep, второй элемент ИЛИ, генератор одиночного импульса, генератор двойного импульса и информационный регистр, ин- формационный вход которого является вхо дом устройства, выход подключен к входу

генератора синдромов, первый управляющий вход мультиплексора объединен с первым входом генератора двойных импульсов и входом генератора одиночных импульсов и подключен к первому выходу генератора

синдромо,в, первый информационный вход мультиплексора объединен с первым входом первого элемента ИЛИ и подключен к третьему выходу генератора синдромов, второй вход и выход-первого элемента ИЛИ

подключены соответственно к второму выходу генератора синдромов и второму входу генератора двойного импульса, выход которого подключен непосредственно к первому входу второго элемента ИЛИ и через счет. ный триггер к второму управляющему входу мультиплексора, второй и третий информационные входы и выходы которого подключены соответственно к выходу сумматора по модулю два, выходу второго арифметического умножителя и входам дешифратора, выход которого подключен к первому управляющему входу информационного регистра выход генератора одиночного импульса подключен к второму нходу второго элемента ИЛИ, выход которого подключен к второму управляющему входу информационного регистра.

Фиг. 4

Изобретение относится к вычислительной технике, а точнее - к области передачи информации, и может быть использовано. для контроля оперативных и постоянных ЗУ. Целью изобретения является повышение быстродействия устройства. Устройство содержит генератор синдрома, первый и второй преобразователи кода, первый и второй арифметические умножители, элементы И или ИЛИ, элемент НЕ, сумматор по модулю два, дешифратор. В устройство введен информационный региотр, мультиплексор, счетный триггер, генераторы одиночного и двойного импульсов, второй элемент ИЛИ. Устройство осуществляет обнаружение тройных, исправлений одиночных и двойных ошибок, причем коррекция одиночной ошибки производится по укороченному пути: через цепочку регистр информации, генератор синдрома, мультиплексор и дешифратор. 2 табл.. 8 ил. (Л

Фиг. 6

Фиг.