Модуль многокаскадной коммутационной системы Советский патент 1993 года по МПК G06F15/16 

Изобретение относится к технике связи и может быть использовано для коммутации двоичных сигналов.

Целью изобретения является повышение быстродействия и расширение .функциональных возможностей за счет совмещения группового поиска каналов с передачей информации по включенным соединительным путям (СП).

На фиг, 1 представлена блок-схема предлагаемого модуля; на фиг. 2 - блок-схема организации и построения матриц фиксации запросов и СП; на фиг. 3 - функциональная схема коммутационного узла матрицы фиксации СП; на фиг. 4 - функциональная схема узла фиксации запроса;

на фиг. 5 - функциональная схема матрицы выделения свободных каналов; на фиг. 6 - пример трехкаскадной коммутационной системы, построенной из предлагаемых модулей, и реализации параллельных групповых каналов в свободном режиме. .

Модуль (фиг, 1) в зависимости от размеров содержит соответствующее число гори- зонтальных 1 и вертикальных 2 коммутируемых шин, матрицу 3 выделения свободных каналов и матрицы 4, 5 фиксации запросов и СП. Первые группы информационных полюсов матриц 3 и 5 подключены к горизонтальным 1 коммутируемым шинам, а вторые группа информационных полюсов этих же матриц подсоединены к вертикальХ|

ю ы

ы

ным 2 коммутируемым шинам. Первая группа управляющих выходов матрицы 3 выделения свободных каналов связана с первой группой управляющих входов 6, матрицы 4 фиксации запросов, вторая группа управляющих входов 7 которой подключена к второй группе управляющих выходов матрицы 7 выделения свободных каналов.

В свою очередь, группа управляющих выходов 8 матрицы 5 фиксации СП подсоединена к третьей группе управляющих входов матрицы 4 фиксации запросов и группе управляющих входов матрицы 3 выделения свободных каналов, а группа управляющих входов 9 матрицы 5 фиксации СП соединена с группой управляющих выходов матрицы 4 фиксации запросов, у которой имеются также тактируемые входы 10, 11, 12 и общий вход сброса 13. Очевидно, что блок управления модулем выполнен в виде матрицы 3 и 4. - . , ...

Представленная на фиг. 2 блок-схема организации и объединения матрицы 4 и 5 фиксации запросов и СП содержит в первой из них NxN узлов 14 фиксации запросов, а во второй NxN коммутационных узлов 15. которые связаны своими управляющими входами с выходами с соответствующими управляющими выходами 8 и соответствующими управляющими входами 9. При этом матрица 4 фиксации запросов содержиттак- же в каждой своей строке два многовходовых элемента ИЛИ 16, 17, входы 18 сброса по горизонтали, связанные с первыми входами узлов 14 фиксации запросов соответствующих строк и входами первого многовходового элемента ИЛИ 16, выход которого соединен с соответствующими выходами 19 сброса по горизонтали, в каждой строке также имеются входы 20 блокировки по горизонтали, связанные с первыми входами блокировки узлов 14 фиксации запросов соответствующих строк и входами второго многовходового элемента ИЛИ 17, выход которого соединен с.соответствующим выходом 21 блокировки по горизонтали.

В то же время в каждом столбце матрицы 4 фиксации запросов содержится два других многовходовых элемента ИЛИ 22,23, входы 24 сброса по вертикали, связанные с вторыми входами сброса узлов 14 фиксации запросов соответствующих столбцов и входами многовходовых элементов ИЛИ 22, выход которого соединен с с.оответствующим входом 25 сброса по вертикали, а также в каждом столбце имеются входы 26 блоки- ровки по вертикали, связанные с вторыми входами блокировки узлов 14 фиксации запросов сответствующих столбцов и входами

второго из двух других многовходовых элементов ИЛИ 23, выход которого соединен с соответствующим выходом 27 блокировки по вертикали.

Причем в матрице 4 фиксации запросов в каждом I, j-ом узле 14 выходы 28 сброса и 29 блокировки подключены к своим входам сброса и блокировки всех последующих узлов 14 фиксации запросов данного j-ro стол- 0 бца и |-ой строки, а также выходы 28 сброса узлов 14 фиксации запросов l-ой строки и j-ro столбца подключены к остальным входам своих первых многовходовых элементов ИЛИ 16 и ИЛИ 22, в то время, как выходы

5 29 блокировки узлов 14 фиксации запросов l-ой строки и j-ro столбца подключены к остальным входам своих вторых многовходовых элементов ИЛИ 17 и ИЛИ 23.

Помимо этого, на фиг. 2 в каждом стол0 бце матрицы 4 фиксации запросов имеются вертикальные сигнальные шины, связанные с одной стороны с соответствующими управляющими входами 6, а с другой - с первыми сигнальными входами узлов 14

5 фиксации запросов. В свою очередь, в каждой строке матрицы 4 фиксации запросов имеются горизонтальные сигнальные шины, связанные с одной стороны с соответствующими управляющими входами 7, а с другой

0 - с вторыми сигнальными входами узлов 14 фиксации запросов. Для синхронизации работы в каждой строке матрицы 4 фиксации . запросов содержатся три тактируемые шины, связанные с одной стороны с тактируе5 мыми входами 10, 11, 12 матрицы 4, а с другой - с соответствующими тремя тактируемыми входами узлов 14 фиксации запросов. Кроме того, в матрице 4 фиксации запросов общий вход 13 сброса подключен

0 ко всем входам общего сброса узлов 14 фиксации запросов.

Представленный на фиг. 3 коммутационный узел 15 содержит RS-триггер 30, группу ключевых транзисторов 31 и элемент

5 задержки 32, выход которого подключен к входу R и RS-триггера 30. Труп па ключевых транзисторов 31 включена между соответствующими группами информационных полюсов коммутационного узла 15, связанных,

0 как показано на фиг. 3, с группой горизонтальных 1 и вертикальных 2 коммутируемых шин. Всё управляющие электроды группы ключевых транзисторов 31 объединены и подключены к выходу S RS-триггера 30, вы-,

5 ход R которого соединен с управляющим выходом коммутационного узла 15, управляющий вход которого подключен к входу S RS-триггера 30. Один из информационных полюсов коммутационного узла 15. соеди- ненный с одной из вертикальных 2 коммутируемых шин устройства, подключен к входу элемента задержки 32. Как видно из фигур 2, 3, управляющий выход каждого коммутационного узла 15 является одним из управляющих выходов 8 матрицы 5 фиксации СП, а управляющий вход-одним из ее управляющих входов 9,

В свою очередь, узел 14 фиксации запросов (фиг. 4) содержит РЗ -триггер 33, мно- говходовой элемент ИЛИ 34, входы которого соединены с входами сброса узла 14 фиксации запросов, два многовходовых элемента И 35, 36 и двухвходовой элемент ИЛИ 37, у которого выход связан с выходом 29 блокировки узла 14 фиксации запросов, первый вход - с инверсным выходом первого многовходового элемента И 35, а второй вход - с выходом R RS-триггера 33, и два двухвходовых элемента И 38,39. Все входы, кроме последнего, у многовходового элемента И 35 соединены с входами блокировки узла 14 фиксации запросов, выход 28 сброса которого соединен с выходом многовходового элемента И 35, последний вход которого подключен к входу первого двух- входового элемента И 38 и выходу S RS- триггера 33, у которого вход S соединен с выходом второго многовходового элемента И 36, входы которого поочередно подключены к первым и вторым сигнальным входам узла 14 фиксации запросов или соответствующим управляющим входам 6 и 7 матрицы 4, к первому тактируемому входу узла 14

фиксации запросов или тактируемому входу 10 матрицы 4 и к управляющему входу узла 14 или управляющему выходу 8 матрицы 5 фиксации СП. Первый вход сброса R1 RS-триггера 33 соединен с входом общего сброса узла 14 фиксации запросов и общим входом 13 сброса, второй вход сброса R2 RS-триггера 33 - с выходом второго двух- входового элемента И 39, первый вход которого соединен с выходом многовходового элемента ИЛИ 34, а второй вход - с вторым тактируемым входом узла 14 фиксации запросов и вторым тактируемым входом 11 матрицы 4.

В узле 14 фиксации запросов его управляющий выход соединен с соответствующим управляющим выходом 9 и выходом первого двухвходового элемента И 38, второй вход которого является третьим тактирующим входом узла 14 и подсоединен к третьему тактируемому входу 12 матрицы 4 фиксации запросов.

Представленная на фиг. 5 матрица 3 выделения свободных каналов выполнена на элементах И, ИЛИ и ключевых транзисторах. Она содержит первую группу из N многовходовых элементов И 40 по горизонтали,

ворую группу из N многовходовых элементов И 41 по вертикали, N выходных ключевых транзисторов 42 по горизонталли, N выходных ключевых транзисторов 43 по 5 вертикали, N узлов 44 входного подключения и N узлов 45 выходного подключения. Причем на фиг. 5 показано по узлов 44 и 45 входного и выходного проключения; т.е. N узлов 44 могут осуществлять коммутацию

.0 сигналов, скажем, с N первых горизонтальных коммутируемых шин 1 на N вторых вертикальных коммутируемых шин 2, и наоборот, N узлов 45 - с N первых вертикальных коммутируемых шин 2 на N вторых

5 горизонтальных коммутируемых шин 1. Следовательно, каждый из N узлов 44 входного проключения содержит N двухвходовых элементов И 46 и один многовходовой элемент ИЛИ 47, а каждый из N узлов 45 выходного

0 проключения - N двухвходовых элементов И 48 и один многовходовой элемент ИЛ И 49. Как следует из фиг. 5, для управления выборочного проключения свободных каналов по вертикали используется первая груп5 па из N многовходовых элементов И 40, входы каждого из которых соединены с N соответствующими управляющими входами матрицы 3 и соответственно с N управляющими выходами 8 матрицы 5 фиксации СП,

0- которые, в свою очередь, связаны с управляющими выходами всех N коммутационных узлов 15 соответствующей горизонтальной матрицы 5. Таким образом например, первый многовходовой элемент

5 И 40 своими входами связан с управляющими выходами коммутационных узлов 15, расположенных в первой горизонтали матрицы 5 фиксации СП. В свою очередь, выход каждого 1-того (I 1, N) многовходового эле0. мента И 40 по горизонтали соединен с соот- ветствующими первыми входами двухвходовых элементов И 46 и управляющим входом 1-того выходного ключевого

5 транзистора 42, информационный вход которого подключен к первой горизонтальной коммутируемой Шине 1 и вторым входам соответствующих двухвходовых элементов И 46, а информационный выход - к соответ0 ствующему из второй группы управляющему выходу матрицы 3 выделения свободных каналов или управляющему входу 7 матрицы 4 фиксации запросов. В каждом узле 44 входного проключения выводы N двухвхо5 довых элементов И 46 подсоединены к входам многовходового элемента ИЛИ 47, выход которого соединен с соответствующей второй вертикальной коммутируемой шиной 2.

В свою очередь, для управления выборочным проключением свободных каналов

по горизонтали используется вторая группа из N многовходовых элементов И 41, входы каждого из которых соединены с N соответствующими управляющими входами матрицы и соответственно с N управляющими выходами 8 матрицы 5 фиксации СП, которые связаны также с N управляющими выходами всех N коммутационных узлов 15 соответствующей вертикали матрицы 5. Следовательно, например, первый много- . входовой элемент И 41 своими входами связан с управляющими выходами коммутационных узлов 15, расположенных в первой вертикали матрицы 5 фиксации СП. Выход каждого 1-того (I 1, N) многовходр- вого элемента И 41 nq вертикали соединен с соответствующими входами двухвходовых элементов И 48 и управляющим входом 1-того выходного ключевого транзистора 43, информационный вход которого подключен к первой вертикальной коммутируемой шине 2 и вторым входам соответствующих двухвходовых элементов И 48, а информационный выход - к соответствующему из первой группы управляющему выходу матрицы 3 выделения свободных каналов или управляющему входу в матрицы 4 фиксации запросов, В каждом узле 45 выходного проключения выходы N двух входовых элементов И 48 подсоединены к входам много- входового элемента ИЛИ 49. выход которого соединен с соответствующей второй горизонтальной коммутируемой шиной

1;

На фиг. 6 представлена трехкаскадная коммутационная система, имеющая девять групп входов и выходов для передачи информации слева направо и девять групп входов и выходов для обратной передачи информации. Данные входы и выходы обозначены 2-1, 2-2 и т.д. 2-36. В качестве коммутаторов используются предлагаемые модули 50-58, имеющие размер каждый 3 х 3. Модули 50, 5.1, 52 образуют первый каскад, модули 53, 54, 55 - второй каскад, а модули 56, 57, 58 - третий каскад. Межкаскадные соединения в многокаскадной коммутационной системе выполнены таким образом, что между первым и вторым каскадами любой модуль предыдущего каскада соединен своей Соответствующей горизонтальной коммутируемой шиной 1 хотя бы одной линией связке соответствующей вертикальной коммутируемой шиной 2 одного из модуля последующего каскада. Между вторым и третьим каскадами аналогичным образом соединяются между собой соответствующие горизонтальные коммутируемые шины 1 моделей двух смежных каскадов, Предполагается, что в коммутационной системе на фиг. 6 имеются два ранее зафиксированных соединительных пути между 2-3 и 2-9 (2-4 и 2-30), 2-9 и 2-19 (2-10 и 2-20). Коммутационные узлы, фиксирующие данные

пути, обозначены крестиками, которые не заключены в кружочки. Поиск и фиксация предполагаемых путей здесь обозначены кружочками.

Поиск соединительных путей в многока0 скадной коммутационной системе осуществляется от свободных входов, между которыми параллельно устанавливаются однократные соединения между свободными выходами. Каждый модуль в системе при

5 этом работает следующим образом.

Возбуждаемые на фиг. 6 свободные входы 2-1, 2-5, 2-7, 2-11, 2-13, 2-17 с одной стороны и 2-22, 2-24, 2-26, 2-28, 2,32, 2-34, 2-36 с другой стороны возбуждают соответ0 ствующие горизонтальные коммутируемые шины 1 в первом и втором каскадах через узлы, которые обозначаются кружками в модулях. В свою очередь, сигналы с этих шин возбуждают соответствующие вертикаль5 ные и горизонтальные коммутируемые шины 1, 2 во втором каскаде, которые проключают также узлы, обозначенные кружочками в модулях второго каскада.

Рассмотрим это более подробно для мо- 0 дуля 50 в первом каскаде коммутационной системы на фиг. 6. В этом модуле является ранее включенным коммутационный узел 15, находящейся на пересечении второй строки и второго столбца матрицы 5. Поэто5 му на его управляющем выходе 8 сформируется нулевой потенциал, который заблокирует в матрице 3 выделения свободных каналов соответствующие элементы И 40, 41, нулевой сигнал с которых выключит

0 соответствующие элементы И 46 и И 48 в узлах 44 и 45, а также выключит во второй горизонтали и во второй вертикали ключевые транзисторы 42 и 43, В результате этого сигнал проключения не пройдет на соответ5 ствующую горизонтальную коммутируемую шину 1 в модуле 50.

В тоже время этот сигнал проключения появится на первой и третьей горизонтальной коммутируемой шине 1 данного модуля

0 50, так как в нем в узлах, обозначенных кружочками, элементы И 40, 41 будут открыты и потенциал с них откроет соответствующие ключевые транзисторы 42, 43, которые, в свою очередь, возбудят соответствующие

5 управляющие входы 6 и 7 матрицы 4 фиксации запросов. С этого момента формируются поочередно сигналы на тактируемых входах 10, 11 и 12 на всех модулях 50-58 коммутационной системы. При этом после формирования сигнала на тактируемом входе 10 запоминаются все возможные каналы между возбужденными управляющими входами 6 и 7 в матрицах 4 фиксации запросов каждого модуля 50-58.

Действительно, в узлах 14 фиксации запросов (см. фиг. 4) откроется второй много- входовой элемент И 36, который должен быть также открыт потенциалами с управляющих входов 6,7 и 8. Появление потенциала на управляющем входе 8 определяется невключением своего коммутационного узла 15, т.е. в нем RS-триггер 30 находится в нулевом состоянии. Таким образом, через вторые многовходовые элементы И 36 и RS- триггера 33 запишутся потенциалы, обозначенные на фиг. 6 кружками. Причем на них будем считать, что они имеют разный приоритет для дальнейшего их включения в конечный канал, т.е. для. вертикальных коммутируемых шин 2 сверху вниз, а для горизонтальных коммутируемых шин 1 слева направо.

Исходя из последнего замечания, остановимся подробнее на рассмотрении переходных процессов, протекающих после включения RS-триггеров 33 соответствующих узлов 14 фиксации запросов. Так, в самом верхнем и левом .возбужденном узле 14 фиксации запросов матрицы 4, находящемся, скажем, в первой горизонтали и первой вертикали, окажется включенным первый многовходовой элемент И 35, в связи с тем, что на него не будут поступать нулевые потенциалы, с входов блокировки данного узла 14 фиксации запросов, и наоборот, на нем присутствует высокий потенциал с выхода S своего RS-триггера 33. Следовательно, на выходе первого многовходового элемента И 35 и выходе 28 сброса появятся высокие потенциалы. С другой стороны, выход 29 блокировки данного узла 14 фиксации запросов обнулится, т.к. на него через элемент ИЛИ 37 поступают нулевые потенциалы с выхода R RS-триггера 33 и инверсного выхода элемента И 35. Поэтому нулевой потенциал с выхода 29 блокировки данного узла 14 фиксации запросов поступит на все остальные

включенные узлы 14 искомой вертикали (см. фиг. 2 в нашем случае - первую) и необходимой горизонтали (также в нашем случае - первой). Этим самым как бы из включенных узлов 14 фиксации запросов выделим в каскадах коммутационной системы прямоугольные прадеревья, у которых корневой вершиной является тот узел 14 фиксации запросов, в котором выход 28 сброса находится в единичном состоянии, а выход 29 блокировки - в нулевом состоянии (на фиг.

6 корневые вершины обозначены номерами 59, 60, 61, .62, 63, 64. 65, 66, 67, 68-79).

В то же время в остальных возбуждаемых узлах 14 фиксации запросов, относя5 щихся к данному прадереву, выход 28 сброса будут находиться в нулевом состоянии, т.к. на соответствующие элементы И 35 с входом блокировки поступают нулевые потенциалы. Однако тогда инверсный выход

0 данных элементов И 35 находится в возбужденном состоянии и потенциал с него через элемент ИЛИ 37 поступает на выход 29 блокировки. В связи с этим остальные включенные узлы 14 фиксации запросов данного

5 прямоугольника прадерева не влияют на образование корневых вершин в формируемых прямоугольных деревьях, в нашем случае, например, на фиг. 6 при образовании корневых вершин 60, 62, 64 и 65 и т.д.

0 Окончательно можно сказать, что на матрице 4 фиксации запросов потенциалы с выходов 29 и 29 включенных узлов 14 выделяют потенциалы с выходов 28 и 29 включенных узлов 14 выделяют ровно столько

5 прямоугольных прадеревьев, сколько в этом режиме было возбуждено управляющих входов 6 по вертикали или управляющих входов 7до горизонтали. При этом в каждом прадереве корневой вершиной является

0- включенный узел 14 фиксации запросов, находящийся в вершине прямого угла.

После этого возбуждается второй тактируемый вход-11 во всех модулях 50-58 на фиг. 6. Он во всех узлах 14 фиксации запро5 сов открывает второй двухвходовой элемент И 39, на второй вход которого может поступить потенциал сброса с многовходового элемента ИЛИ 34, Очевидно, что такой потенциал сброса будет поступать всегда

0 только с выходов 28 сброса тех узлов 14 фиксации запросов, которые в прадеревьях находятся левее в строке и ниже в столбцах по сравнению с корневыми вершинами.В . узлах 14 фиксации запросов, относящихся к

5 корневым вершинам, он возникать не будет, и следовательно; в них через открытый элемент И 39 не произойдет переброса включенного RS-триггера 33 в нулевое состояние. Наоборот, во всех остальных уз0 лах 14 фиксации запросов, не относящихся к корневым вершинам, произойдет через элемент ИЛИ 34, открытый элемент И 39 и вход R2 переброса RS-триггера 33 в нулевое состояние. В конце этого режима за счет

5 оставшихся включенных корневых узлов 1.4 фиксации запросов зафиксируются в трех каскадах все одинарные, параллельные и возможные каналы. Причем в каждом модуле от свободных Ki горизонтальных коммутируемых шин 1 к свободным К2

вертикальным коммутируемым шинам 2 образуется различное число каналов. Если Ki 2: К2, то число одинарных зафиксированных запросов равно Ка. и наоборот, когда Ki К2, то оно равно KL

В следующем режиме возбуждается. третий тактируемый вход 12 на всех модулях коммутационной системы на фиг. 6. По сути дела, в этом случае произойдет перезапись единичных состояний RS-триггеров 33 в RS- . триггеры 30 своих коммутационных узлов 15 {см. фигуры 2,3,4). Потенциал с тактируемого входа 12 открывает первый двухвходовой элемент И 38 в каждом модуле. Через них считываются единичные потенциалы с выходов S включенных RS-триггеров 33 на управляющие выходы 9, с которых далее перезаписываются в RS-триггеры 30 своих коммутационных узлов 15 матрицы 5 фиксации СП. После этого считается, что зафиксированы групповые связи во всех каскадах системы (см. фиг. 6 включенные узлы, обозначенные крестиками в кружках).

В последнем такте настройки возбуждается общий вход сброса 13 во всех модулях коммутационной системы на фиг. 6. Данным .потенциалом в каждом модуле и соответственно в каждой матрице 4 фиксации запросов через вход R1 обнуляются все RS-триггеры 33 и тем самым после этого модули готовы к очередной групповой настройке в свободном режиме.

Следует отметить, что за счет наличия матрицы 3 выделения свободных каналов в каждом модуле одновременно может происходить как групповая настройка каналов, так и процедура передачи информации по включенным и зафиксированным каналам в матрице 5. Очевидно, что включенные коммутационные узлы 15 блокируют не только соответствующие горизонтальные 1 и вертикальные 2 коммутируемые шины, но и свои узлы 14 фиксации запросов (см. на фиг. 4 появление нулевого потенциала на управляющем входе 8).

Сброс одного канала или группы кана- лов, ранее зафиксированных, происходит следующим образом. Как следует из фиг. 3, при возбуждении одной из последних горизонтальных 1 или вертикальных коммутируемых шин 2 потенциал проходит с них через включенный транзистор 31 и попадает на элемент задержки 32, с которого этот потенциал и сбрасывает в каждом включенном коммутационном узле 15 RS-триггер 30 в нулевое состояние. После этого блокируются ключевые транзисторы 31 и разрываются СП между внешними абонентами, информируя при этом пассивные из них.

Для увеличения емкости коммутаторов в каскадах коммутационной системы на фиг. 6 используют группу данных модулей, матричное наращивание которых должно осуществляться за счет наличия, во-первых, в каждой горизонтали матриц 4 фиксации за; просов двух многовходовых элементов ИЛИ 16, 17, выходов 19 сброса по горизонтали и- выходов 21 блокировки по горизонтали, вовторых, в каждой вертикали матрицы 4 фиксации запросов двух многовходовых элементов ИЛИ 22,23, выходов 25 сброса по вертикали и выходов 27 блокировки по вертикали. Поэтому по координате X предыдущая матрица 4 через выходы 19 сброса и 21 блокировки соединяется с последующей матрицей 4 очередного модуля, которые последовательно подсоединяются к соответствующим входам 18 сброса и 20

блокировки.

Аналогично предыдущая матрица 4 в

столбце по координате Y соединяется с по.следующей матрицей 4 через выходы 25

сброса и 27 блокировки, которые последовательно подключают к соответствующим входам 24 сброса и 26 блокировки по вертикали. Следовательно, наращивание коммутаторов происходит без изменения функциональной структуры каждого модуля.

При этом практически сохраняется скорость настройки на групповые каналы, которая остается постоянно минимальной и в тех случаях, когда устанавливаются внешние СП, скажем, как между шестью внешними або5 нентами, так и девятого (и т.д.). За счет этого в среднем быстродействие при настройке может возрасти приблизительно в 1,5-2 раза, если одновременно ведется настройка более четырех каналов.

0. . .

Модуль многокаскадной коммутационной системы. Изобретение используется в технике связи, в частности в автоматических и цифровых коммутационных системах, обеспечивающих параллельное и приори1 тетное распределение информации между элементами многопроцессорных ЭВМ. Модуль многокаскадной коммутационной системы .содержит: N групп горизонтальных шин, N групп вертикальных шин, 1 матрицу выделения свободных каналов, 1 матрицу фиксации запросов, 1 матрицу фиксации соединительных путей, 1 первую группу управляющих входов матрицы, 1 вторую группу управляющих входов, 1 группу управляющих выходов матрицы, 1 группу управляющих входов матрицы, 4 тактируемых входа сброса, NxN коммутационных узлов, 2 элемента ИЛИ в каждой строке матрицы, 2 элемента ИЛИ в каждом столбце матрицы, 2 RS-триггера в коммутационном узле и в узле фиксации запросов, N ключевых транзисторов, 1 элемент задержки, 2 элемента ИЛИ в узле фиксации запросов, 4 элемента И, матрицу выделения свободных каналов, 6 ил. (Л С

Формула изобретения 1. Модуль многокаскадной коммутационной системы, содержащий N групп горизонтальных и N групп вертикальных коммутируемых шин, матрицу фиксации соединительных путей, содержащую NxN,коммутационных узлов, каждый из которых находится на пересечении соответствующих групп горизонтальных и вертикальных коммутируемых шин и содержит группу ключевых транзисторов и RS-триггер, у которого выход S соединен с управляющими электродами группы ключевых транзисторов, включенных между соответствующими группами информационных полюсов коммутационного узла, выход R - с управляющим выходом коммутационного узла, вход S - с управляющим входом коммутационного узла, а вход R подключен через элемент задержки к одному из информационных полюсов коммутационного узла, причем группы управляющих входов и выходов матрицы фиксации соединительных путей являются соответственно управляющими входами и выходами всех коммутационных узлов и соединены с соответствующими входами и выходами блока управления, в котором матрица фиксации запросов содержит NxN узлов фиксации запросов ив каждой своей строке два многовходовых элемента ИЛИ, вход сброса по горизонтали, связанный с первыми входами сброса узлов фиксации запросов соответствующих строк и входом первого многовходового элемента ИЛИ, выход которого соединен с соответствующим выходом сброса по горизонтали данной матрицы, вход блокировки по горизонтали, связанный с первыми входами блокировки узлов фиксации запросов и входом второго многовходового элемента ИЛИ. выход которого соединен с соответствующим выходом блокировки по горизонтали данной матрицы, а в каждом своем столбце два других многовходовых элемента ИЛИ, вход сброса по вертикали, связанный с вторыми входами сброса узлов фиксации запросов и в данном столбце с входом первого многовходового элемента ИЛИ, выход которого соединен с соответствующим выходом сброса по вертикали, вход блокировки по вертикали, связанный с вторыми входами блокировки узлов фиксации запросов и в данном столбце второго многовходового элемента ИЛИ, выход которого соединен с соответствующим выходом блокировки по вертикали данной матрицы фиксации запросов, в которой выходы сброса и блокировки (Г, j)-ro узла фиксации запросов соединены с одноименными соответствующими входами а, b х узлов фиксации запросов (а 1+1,..., N, b j+1, .... N), при этом выход сброса a, b х узлов фиксации запросов подключен также к а-м остальным входам первых элементов ИЛИ в b-й строке и в b-м столбце, а выход блокировки a, b х узлов фиксации запросов - к а-м остальным входам вторых элементов ИЛИ в b-й строке и b-м столбце матрицы фиксации запросов, в которой каждый узел фиксации запросов содержит RS-триггер, многовходовый элемент ИЛИ, входы которого соединены с входами сброса данного узла, два

многовходовых элемента И, двухвходовый элемент ИЛИ. у которого выход связан с выходом блокировки данного узла, первый вход - q инверсным выходом первого многовходового элемента И, а второй вход - с выходом R RS-триггера, и два двухвходовых элемента И, выход первого из которых соединен с управляющим выходом данного узла фиксаций запросов, выход сброса которого соединен с выходом первого многовходового элемента И, входы которого, кроме последнего, подключены к входам блокировки данного узла, а последний вход соединен с входом первого двухвходовго элемента И и выходом S RS-триггера, у которого вход S соединен с выходом второго многовходового элемента И, входы которого поочередно подключены к первым и вторым сигнальным входам, к первому тактируемому входу и к управляющему входу узла фиксации запросов, первый вход сброса R1 - с входом общего сброса узла фиксации запроса, второй вход сброса R2 - с выходом второго двухвходового элемента И, первый вход которого соединен с выходом многовходового элемента ИЛИ, а второй вход - с вторым тактируемым входом узла фиксации запросов, третий тактируемый вход которого подключен к второму

входу первого двухвходового элемента И, причем матрица фиксации запросов содержит первую группу управляющих входов, каждый из которых в своей строке сигнальной шиной соединяется с первыми сигнальными входами узлов фиксации запросов, вторую группу управляющих входов, каждый из которых в своем столбце сигнальной шиной соединяется с вторыми сигнальными входами узлов фиксации 3Ј.лросов, третью

группу управляющих входов, каждый из которых подключается к управляющему входу своего узла фиксации запросов, три тактируемых входа и общий вход сброса, которые соединены с одноименными входами всех узлов фиксации запросов, управляющие выходы которых образуют группу управляющих выходов матрицы фиксации запросов, о т л и ч а ю щ и и с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет совмещения группового поиска каналов с передачей информации по включенным соединительным путям и многоканального автоматического поиска соединительных путей, в блок управления введена матрица выделения свободных каналов, первая и вторая группы управляющих выходов которой подсоединены соответственно к первой и второй группам управляющих входов матрицы фиксации запросов, при этом первая

группа информационных полюсов матрицы выделения свободных каналов подключены к первой группе информационных полюсов матрицы фиксации соединительных путей и горизонтальным коммутируемым шинам, а пторая группа информационных полюсов ее

- к вертикальным коммутируемым шинам и второй группе информационных полюсов матрицы фиксации соединительных путей, у которой группа управляющих выходов под- соединена к третьей группе управляющих входов матрицы фиксации запросов и группе управляющих входов матрицы выделения свободных каналов, а группа управляющих входов - к группе управляющих выходов матрицы фиксации запросов. 2. Модуль поп. 1, о т ли чающийся тем, что в блоке управления матрица выделения свободных каналов содержит первую группу по горизонтали N многовходовых элементов И, входы каждой из которых соединены с соответствующими N из N2 управляющими входамргданной матрицы, причем каждый 1-й 0 1, N) из этих управляющих входов подключен также к i-му входу 1-го многовходового элемента И из второй груп- .пы по вертикали, N выходных ключевых транзисторов по горизонтали, управляющий вход каждого из которых соединен с выходом одного из N многовходовых элементов И из первой группы, N выходных ключевых транзисторов по вертикали, управляющий вход каждого из которых соединен с выходом одного из N многовходовых

г г г i

элементов И из второй группы, а информационный выход - с соответствующим из первой группы управляющих выходов данной матрицы, N узлов входного проключе- ния, каждый из которых содержит N двухвходовых элементов И, первый вход каждого 1-го из них соединен с выходом 1-го (I 1, N) многовходового элемента И из первой группы, а второй вход каждого 1-го из них - с 1-й первой горизонтальной коммутируемой шиной и информационным входом 1-го выходного ключевого транзистора по горизонтали, информационный выход которого подключен к соответствующему из второй группы управляющих выходов данной матрицы, и один многовходовой элемент ИЛИ, входы которого подсоединены с выходам N двухвходовых элементов И, а выход - к соответствующей второй вертикальной коммутируемой шине, N узлов выходного проключения, каждый из которых содержит N двухвходовых элементов И, первый вход каждого 1-го из них соединен с выходом 1-го (I 1, N) многовходового элемента И из второй группы, а второй вход каждого 1-го из них - с 1-й первой вертикальной коммутируемой шиной и информационным входом 1-го выходного ключевого транзистора по вертикали, и один многовходовый элемент ИЛИ, входы которого подключены к выходами N двухвходовых элементов И данного узла выходного проключения, а выход - к соответствующей второй горизонтальной коммутируемой шине модуля.

15 2« (Г

О

Т

25 гг

252Г НГ. 2

2ff

гг

10c Jl«(oт

56

ie- l«- f Mj

I

-45

8

Фиг. 3

-

M

dte.9

55

Фиг 4.