Аналого-цифровой преобразователь Советский патент 1993 года по МПК H03M1/46 

риг.1ff

N

+ 2,

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам аналого-дискретного преобразования.

Изобретение может быть использовано в цифровых вычислительных и измерительных устройствах, системах программного управления и автоматической обработки данных. . .

Целью изобретения является повышение помехоустойчивости.

На фиг.1 представлена структурная схема устройства; на фиг,2 - временные диаграммы.

На фиг.1 генератор 1 тактовой-частоты, регистр 2 последовательных приближений, цифро-аналоговый преобразователь 3, компаратор 4, реверсивный счетчик 5 с параллельной записью информации и выходом переноса, элемент И 6,:элемент ИЛИ 7, дешифратор 8 со стробированием, двоичный счетчик 9, входная шина 10, выходная шина 11.

Коэффициент деления двоичного счетчика 9 выбирается следующим образом 2Т

где Т- период тактовой частоты генератора частоты 1;

т - максимальная длительность помехи.

Устройство работает следующим образом. ..

Импульсы тактовой частоты от генератора 1 тактовой частоты, приложенные к двоичному счетчику 9, образует на его выходе линейно нарастающий код. Этот код дешифратором 8 преобразуется в импульсы, стробированные импульсами тактовой частоты от генератора 1 тактовой частоты, последовательно появляющиеся на выходах дешифратора 8. Импульс с первого выхода дешифратора 8 записывается в старший разряд реверсивного счетчика 5 логическую 1. Последующие импульсы со второго по. N-1-й через элемент ИЛИ 7 поступают на тактовый вход реверсивного счетчика 5, В зависимости от состояния выхода компаратора 4 счетчик работает или в режиме сложения (при лог. 1 на выходе компаратора 4) или в режиме вычитания (при лог. О на выходе компаратора А. После прихода N-1- го импульса с элемента ИЛИ 7 на выходе старшего разряда реверсивного счетчика 5 устанавливается то состояние компаратора 4. которое больше времени присутствовало на выходе компаратора за время действия импульсов со второго по N-1-й. N-й импульс с дешифратора 9 поступает на тактовый вход регистра 2 последовательных прибл -

0

5

жений. Регистр 2 последовательных приближений, учитывая значение информационного входа, на который поступает сигнал со старшего разряда реверсивного счетчика 5, переходит к следующему такту преобразования.

Таким образом, при наличии помехи на любом такте преобразования реверсивный счетчик кратковременно переходит в проти-; воположный режим счета и затем опять возвращается в рабочий режим счета, так как длительность помехи меньше половины времени счета реверсивного счетчика 5, то она не может изменить значения старшего разряда реверсивного счетчика 5 после прохождения всех (со второго по N-й) импульсов на его тактовый вход с элемента ИЛИ 7, это означает, что наличие помехи в данном такте преобразования не изменило значение сигнала на информационном входе регистра 2 последовательных,приближений в момент анализа входной информации регистром 2 последовательных приближений и- не привело к ложному срабатыванию.

Элемент И 6 необходим для исключения переполнения реверсивного счетчика 5 и появления на выходе его старшего разряда ложной информации (при полном заполнении счетчика сигнала лог,0 с выхода переноса запрещает поступление тактовых импульсов на тактовый вход реверсивного счетчика 5).

Для объяснения временной диаграммы приняты следующие приближения..

Для лучшего понимания работы устройства разберем его работу в одном такте преобразования на конкретном примере.

Предположим, что длительность помехи составляет не более 2,5 периодов тактовой частоты, тогда коэффициент деления счетчика 9 выбираем (исходя из формулы) равным 8.

Первым импульсом тактовой частоты в счетчик 5 записывается код 1000 (1 - в 5 старшем разряде).

Вторым импульсом информации в счетчике 5 увеличивается на единицу, так как помеха отсутствует, код в счетчике 1001.

Во время действия третьего, четвертого и пятого импульсов появляется помеха, ко- тдрая переводит счетчик 5 в реверсивный режим, поэтому код в счетчике 5 становится 0110.

Во время действия шестого и седьмого импульсов помеха отсутствует, поэтому код в счетчике становится равным 1000.

Единица в старшем разряде счетчика 5 .к моменту действия последнего (восьмого) импульса показывает, что в течение такта преобразования амплитуда входного сигна0

5

0

.5

0

0

5

ла большее время была меньше амплитуды с выхода ЦАП (т.е. длительность помехи была меньше половины времени счета счетчика 5). После восьмого импульса устройство переходит к анализу информации в следующем такте преобразования регистра 2 последовательных приближений.

Таким образом, из приведенной временной диаграммы видно, почему коэффициент деления счетчика выбирается по формуле, приведенной ниже. С0 вторым входом элемента И 6 соединен выход переноса реверсивного счетчика 5 для того, что0

бы при отсутствии помехи счетчик 5 не переполнился.

Использование изобретения позволит по сравнению с прототипом повысить помехоустойчивость аналого-цифрового преобразователя путем исключения ложной фиксации состояния компаратора регистром последовательных приближений, производить преобразование при наличии импульсных помех высокого уровня без потерь точности. Кроме того, обеспечивается лучшая совместимость аппаратуры и допускается большая удаленность абонентов комплекса.

15

Изобретение относится к автоматике и вычислительной технике. Целью изобретения является повышение помехоустойчивостиАЦП. Аналого-цифровой преобразователь содержит генератор 1 тактовой частоты, регистр 2 последовательных приближений, информационные выходы которого являются выходами устройства и со- един.ены с входами цифроаналогового преобразователя 3, выход которого подключен к первому входу компаратора 4, причем второй выход компаратора является входом устройства, в него введены реверсивный счетчик 5 с параллельным вводом информации и выходом переноса, элемент И 6, элемент1 ИЛИ 7, дешифратор 8 со стробированием и двоичный счетчик 9, тактовый вход которого соединен с выходом генератора 1 тактовой частоты и стробиру- ющим входом дешифратора, выходы соеди- нены с соответствующими входами дешифратора. 2 ил. Г N. Ъ

Форму.ла изобретени я Аналого-цифровой преобразователь, содержащий генератор тактовой частоты, регистр последовательных приближений, информационные выходы которого являются выходной шиной и соединены с входами цифроаналогового преобразователя, выход которого подключен к первому ёхрду компаратора, второй вход которого является входной шиной, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены реверсивный счетчик, элемент И, элемент ИЛИ. дешифратор и двоичный счетчик, тактовый вход которого соединен с выходом генератора тактовой частоты и объединен со стробирующим входом дешифратора, выходы соединены с соответствующими информационными входами дешифратора, первый выход которого подключен к входам записи параллельной информации реверсивного счетчика, выходы с второго по N-1 соединены с входами элемента ИЛИ, а N-й выход - с тактовым входом регистра последовательных приближений, информационный вход которого под- ключен к выходу старшего разряда реверсивного счетчика, вход направления счета которого соединен с выходом компаратора, параллельные входы - с первого по N-1 подключены к общей шине, N-й вход является шиной логической единицы, выход переноса подключен к первому входу, элемент И, выход которого соединен с тактовыг: входом реверсивного счетчика, второй-охоч элемента И-соединен с выходом элементj ИЛИ.

/ 23 4 S 6 7 S

помехи напряжение помехи

Vfo/х. ц/м напряжение на 0шо&е Ц4/73 t/8x- напряжение на входной шг/яе /0

Фиг.2