Матричный коммутатор Советский патент 1993 года по МПК H03K17/00 

юл

10.2

10.3

Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано в системах передачи данных. Матричный коммутатор обеспечивает возможность приоритетной коммутации каналов. Матричный коммутатор содержит генератор 1 тактовых импульсов, блоки 2.1, 2.2, 2.3 опроса, матрицу 3 загрузки, матрицу 4 прямой коммутации, матрицу 5 обратной коммутации, внутренние связи 6-9, группы кодовых входов 10.1, 10.2, 10.3, группу ответных входов 11, группу запросных входов 12, группу информационных входов 13 прямого канала, группу информационных выходов 14 обратного канала, группу информацион- ныхвыходовпрямогаканала(15), 1 группуинфор- мационных входов 16 обратного канала. 4. ил.

00

о о о о ел

Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано в системах передачи данных.

Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения возможности приоритетной коммутации каналов.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - структурная схема блока опроса; на фиг.З - структурная схема матрицы загрузки; на фиг.4 - структурная схема матрицы прямой коммутации и матрицы обратной коммутации.

Матричный коммутатор (фиг.1) содержит генератор 1 тактовых импульсов, блоки 2.1-2.3 опроса, матрицу 3 загрузки, матрицу 4 прямой коммутации, матрицу 5 обратной коммутации, внутренние связи 6-9, группы кодовых входов 10.1-10.3, группу ответных входов 11, группу запросных входов 12, группу информационных входов 13 прямого канала, группу информационных выходов 14 обратного канала, группу информационных выходов 15 прямого канала, группу информационных входов 16 обратного канала.

Блок 2 опроса (фиг,2) содержит счетчик 17, первый дешифратор 18, группу групповых элементов И 19.1-19.4, группу регистров 20.1-20.4, группу элементов ИЛИ 21.1-21.3, второй дешифратор 22.

Матрица 3 загрузки (фиг.З) содержит группу элементов ИЛИ-НЕ 23.1-23.3, группу элементов И 24.11-24.43, группу триггеров 25.11-25.43, элемент ИЛИ-НЕ 26, элемент НЕ 27.

Матрица 4 прямой коммутации (фиг.4) содержит группу элементов ИЛИ 28.1-28.3 и группу элементов И 29.11-29.34, а матрица 5 обратной коммутации содержит группу элементов ИЛИ 30.1-30.4 и группу элементов И 31,11-31.34.

Группа ответных входов 11 устройства соединена соответственно с первой группой входов матрицы 3 загрузки, первая группа выходов которой соединена соответственно с. первыми группами входов матриц прямой 4 и обратной 5 коммутации. Группа информационных входов 13 прямого канала соединена соответственно с второй группой входов матрицы 4 прямой коммутации, группа выходов которой соединена соответственно с группой информационных выходов 15 прямого канала. Группа информационных входов 16 обратного канала соединена соответственно с второй группой входов матрицы 5 обратной коммутации, группа выходов которой соединена соответственно с группой информационных выходов 14 обратного канала, Группа запросных

входов 12 устройства соединена с второй группой входов матрицы 3 загрузки, вторая группа выходов которой соединена соответственно с вторыми входами блоков 2 опроса, первые входы которых соединены с выходом генератора 1 тактовых импульсов. Группы кодовых входов 10 устройства соединены соответственно с группами входов группы блоков 2 опроса, группы выходов

0 которых соединены соответственно с группами входов матрицы 3 загрузки. В каждом блоке 2 опроса j-я ,M, M - число входных каналов коммутатора) группа входов 10J соединена соответственно с информационны5 ми входами регистра 20.J, группа выходов которого соединена соответственно с группой информационных входов группового элемента И 19.J. Группа выходов последнего соединена соответственно с j-ми входами

0 соответствующих элементов ИЛИ 21, выходы которых соединены соответственно с входами второго дешифратора 22. Группа выходов дешифратора 22 соединена соответственно с группой выходов блока 2 опро5 са, первый 6 и второй 8 входы которого соединены соответственно со счетным входом и с входом установки в нулевое состояние счетчика 17. Группа выходов счетчика 17 соединена соответственно с группой входов

0 дешифратора 18, j-й выход которого соединен с управляющим входом группового элемента И 19.j. Первая группа входов 11 матрицы 3 загрузки соединена соответственно с R-входами триггеров 25 соответст5 вующего столбца матрицы 3 загрузки, инверсные выходы триггеров 25 соединены с вторыми входами соответствующим им элементов И 24 матрицы 3 загрузки, выходы которых соединены с S-входами соответст0 вующих им триггеров 25 матрицы 3 загрузки. Прямые выходы триггеров 25 столбца матрицы 3 загрузки соединены соответственно с входами соответствующего элемента ИЛИ-НЕ 23, выход которого соединен с

5 третьими входами элементов И 24 соответствующего одноименного столбца матрицы 3 загрузки. Выход первого элемента ИЛИ- НЕ 23.1 соединен с вторым входом элемента И-НЕ 26 и с входом элемента НЕ 27, выход

0 которого соединен с четвертыми входами элементов И 24 второго столбца матрицы 3 загрузки. Выход второго элемента ИЛИ-НЕ 23.2 соединен с первым входом элемента И-НЕ 26, выход которого соединен с четвер5 тыми входами элементов И 24 третьего столбца матрицы 3 загрузки .Прямые выходы триггеров 25 матрицы загрузки 3 соединены соответственно с первой группой выходов 9 матрицы 3 загрузки, матрица 4 прямой (обратной 5) коммутации содержит матрицуэлементов И 29(32)и группу элементов ИЛИ

28(30), выходы которых соединены с выходами матриц прямой 4 и обратной 5 коммутации. Первые входы элементов 1/1 29(31) столбцов матрицы элементов 29(31) соединены с соответствующими входами второй группы входов 13(16) матриц прямой 4 и обратной 5 коммутации, выходы элементов И 29(31) строки матрицы элементов И 29(31) соединены с входами соответствующего элемента ИЛИ 28(30) группы элементов ИЛИ 28(30), вторые входы элементов И 29(31) матрицы элементов И 29(31) соединены с соответствующими входами первой группы входов 9 матриц прямой 4 и обрат- ной.5 коммутации.

Работает матричный коммутатор следующим образом.

Имеется М источников запросов (входных каналов) и К средств обработки запросов (выходных каналов). Каждый из М источников запросов с точки Зрения каждого из К средств обработки обладает определенным приоритетом (т.е. определенной степенью предпочтительности в коммутации). Причем обслуживание запросов предыдущим средством обработки для всей системы в целом является более предпочтительным, чем обслуживание запроса даже максимального приоритета последующим средством обработки, Так как в общем случае средства обработки запросов по своим техническим характеристикам являются разнородными и источники запросов также разнородны, то для каждого средства существует свой порядок очередности обработки запросов, согласно которому достигается максимальная эффективность функционирования системы с точки зрения того критерия, в отношении которого назначается приоритет запросам. С учетом приоритета источников запроса осуществляется их коммутация на средства обработки запросов, в результате чего источники запросов и средства обработки запросов обмениваются информацией как в прямом, так и в обратном направлениях. По заранее определенной кодовой комбинации средство обработки запросов устанавливает факт окончания обмена информацией. В результате соответствующая коммутация разрушается и средство обработки запросов коммутируется в общем случае на новый источник запросов. На фигурах представлен матричный коммутатор с числом входов и числом выходов , но в общем случае К и М могут быть любыми целыми числами.

Перед началом работы счетчик 17, регистры 20.1-20.4 устанавливаются в исходное (нулевое) состояние (входы установки в исходное состояние не показаны). После этого

по группам кодовых входов 10.М.1-10.М.4 (,3) в регистры 20.1-20.4 каждого блока 2 опроса поступают коды, характеризующие номера источников запросов, в порядке очередности для данного средства обслуживания. Эти коды соответственно записываются в регистры 20.1-20.4. Предположим, что в регистры 20.1-20.4 блока 2,2 опроса записаны числа 2,1,4,3. Это означает, что второму сред0 ству обработки следует сначала обработать запросы второго источника, потом первого и четвертого, а затем третьего источников.

Факт поступления запросов от источников отождествляется с появлением потенци5 алов единичного уровня на соответствующих запросных входах 12 устройства.

Предположим также, что первое средство обслуживания находится в режиме обслуживания запроса (т.е. с ним коммутация уже

0 установлена), а второе средство только что закончило обслуживание запроса и находится в режиме постановки запроса на обслуживание (т.е. в режиме установления коммутации) Допустим также, что на запрос5 ных входах 12.3-12.4 устройства присутствуют потенциалы единичного уровня и содержимое регистров 20.1-20.4 блока 2.2 опроса равно соответственно числам 2,1,4,3.

0 Так как второе средство закончило обслуживание запроса, то на ответном входе 11.2 устройства появляется импульс, который, поступая на нулевые входы триггеров 25.12-25.42, устанавливает (подтверждает)

5 их в нулевое состояние. Этот же импульс по связи 8.2 устройства поступает на второй вход блока 2.2 опроса и устанавливает счетчик 17 в нулевое состояние. Тактовые импульсы, поступающие с генератора 1

0 тактовых импульсов по связи 6 через первый вход блока 2.2 опроса на счетный вход счетчика 17, увеличивают его содержимое. Максимальный коэффициент пересчета счетчика 17 равен максимальному числу источни5 ков запроса (числу входных каналов) матричного коммутатора. По достижении максимального коэффициента пересчета счетчик 17самопроизвольноустанавливается в нулевое состояние. Содержимое счетчика

0 17 дешифрируется в первом дешифраторе 18, в результате чего на выходах дешифратора 18 поочередно появляются одиночные импульсы, которые в порядке очереди поступают на управляющие входы групповых элементов И 19.2, 19.1, 19.4,

5 19.3.Такимобразом, содержимое регистров20.1-204 через соответствующие групповые элементы И 19.1- 19.4 и элементы ИЛИ 21.1-21.3 подключается к входам второго дешифратора 22. На выходах второго дешифратора 22 одиночные импульсы появляются в порядке установленного приоритета обслуживания.

В данном случае импульс сначала появляется на втором выходе дешифратора 22, потом на первом, четвертом и третьем его выходах. По связям 7.2 эти импульсы поступают соответственно на пятые входы элементов И 24.12-24.42. Так как первое средство находится в режиме обслуживания запросов, то с выхода элемента НЕ 27 на четвертые входы элементов И 24.12-24.42 поступает разрешающий потенциал единичного уровня. На третьи входы элементов И 24.12- 24.42 поступает разрешающий потенциал единичного уровня. На третьих входах элементов VI 24.12-24.42 также присутствует разрешающий потенциал единичного уровня из-за того, что все триггеры 25.12-25.42 находятся в нулевом состоянии. Так как на запросных входах 12.1 и 12.2 не присутствуют потенциалы единичного уровня, то на выходах элементов И 24.22 и 24.12 не появляются импульсы. После этого на связи 7.2.4 появляется импульс, который проходит через элемент И 24.42 и устанавливает триггер 25.42 в единичное состояние. Потенциал единичного уровня с прямого выхода триггера 25.42 инвертируется в элементе ИЛИ- НЕ 23.2 и закрывает все элементы И 24.12-24.42. Появление импульса на связи 7.2.3 в данном случае уже не позволяет установить в единичное состояние триггер 25.32.

Для правильной работы матричного коммутатора необходимо соблюдение следующего неравенства:

Т.1 Т.23+Т.24 + Т.25,

где Т.1 - период следования тактовых импульсов с генератора 1 тактовых импульсов;

Т,23 - время срабатывания элемента ИЛИ-НЕ 23;

Т.24 - время срабатывания элемента И 24;

Т.25 - время срабатывания триггера 25.

Потенциал единичного уровня с выхода триггера 25.42 по связи 9.24 поступает на вторые входы элемента И 31.24 матрицы 5 обратной коммутации и элемента И.29.24 матрицы 4 прямой коммутации и открывает их. Таким образом устанавливается коммутация четвертого источника запросов на второе средство обработки по входу 13.4 через элементы И 29.24, ИЛИ 28.2 на выход 15.2 в прямом направлении и по входу 16.2 через элементы И 31.24, ИЛИ 30.4 на выход 14.4 в обратном направлении.

После разрушения коммутации 13.4- 15.2,16.2-14.4 процесс коммутации в общем случае других каналов повторяется снова.

Технико-экономический эффект от использования предлагаемого матричного коммутатора заключается в том, что он позволяет осуществлять приоритетную коммутацию каналов, причем приоритет входным каналам назначается такой, который наиболее приемлем для каждого выходного канала. В общем случае каждый выходной канал назначает разный приоритет входным каналам. Это об0 стоятельство позволяет существенно повысить эффективность функционирования всей системы с точки зрения того критерия системы, в отношении которого назначается приоритет запросам. Положительный эффект

5 особенно ощутим в тех системах, в которых существуют постоянные очереди запросов на коммутацию.

Формула изобретения Матричный коммутатор, содержащий

0 матрицу загрузки, матрицу прямой коммутации и матрицу обратной коммутации, причем группа ответных входов устройства соединена соответственно с первой группой входов матрицы загрузки, первая груп5. па выходов которой соединена соответственно с первыми группами входов матриц прямой и обратной коммутации, группа информационных входов прямого канала соединена соответственно с второй

0 группой входов матрицы прямой коммутации, группа выходов которой соединена соответственно с группой информационных выходов прямого канала, группа информационных входов обратного канала соедине5 на соответственно с второй группой входов матрицы обратной коммутации, группа выходов которой соединена соответственно с группой информационных выходов обратного канала, причем матрица загрузки со0 держит элементы матрицы, состоящие из элемента И и триггера, группу элементов ИЛИ-НЕ, элемент НЕ, элемент И-НЕ, первая группа входов матрицы загрузки соединена соответственно с R-входами триггеров

5 соответствующего столбца матрицы загрузки, инверсные выходы триггеров соединены с вторыми входами соответствующих им элементов И матрицы загрузки, выходы которых соединены с S-входами соответству0 ющих им триггеров матрицы загрузки, прямые выходы триггеров столбца матрицы загрузки соединены соответственно с входами соответствующего элемента ИЛИ-НЕ, выход которого соединен с третьими входа5 ми элементов И соответствующего одноименного столбца матрицы загрузки, выход первого элемента ИЛИ-НЕ соединен с вторым входом элемента И-НЕ и с входом элемента НЕ, выход которого соединен с четвертыми входами элементов И второго

столбца матрицы загрузки, выход второго элемента ИЛИ-НЕ соединен с первым входом элемента И-НЕ, выход которого соединен с четвертыми входами элементов И третьего столбца матрицы загрузки, прямые выходы триггеров матрицы загрузки соединены соответственно с первой группой выходов матрицы загрузки, причем каждая из матриц прямой и обратной коммутации содержит матрицу элементов И и группу эле- ментов ИЛИ, выходы которых соединены с выходами матриц прямой и обратной коммутации, первые входы элементов И столбцов матрицы элементов И соединены с соответствующими входами второй группы входов матриц прямой и обратной коммутации, выходы элементов И строки матрицы элементов И соединены с входами соответствующего элемента ИЛИ группы элементов ИЛИ, вторые входы элементов И матрицы элементов И соединены с соответствующими входами первой группы входов матриц прямой и обратной коммутации, о т- личающийся тем, что, с целью приоритетной коммутации каналов, допол- нительно содержит генератор тактовых импульсов и группу из К (К - число выходных каналов коммутатора) блоков опроса, причем i-я (, К) группа кодовых входов устройства соединена соответственно с группой входов 1-го блока опроса, группа выходов которого соединена с i-й группой входов

групп входов матрицы загрузки, вторая группа выходов которой соединена соответственно с вторыми входами группы блоков опроса, первые входы которых соединены с выходом генератора тактовых импульсов, группа запросных входов устройства соединена соответственно с второй группой входов матрицы загрузки, причем блок опроса содержит счетчик, первый и второй дешифраторы, группу из М (М - число входных каналов коммутатора) регистров, группу из М групповых элементов И и группу элементов ИЛИ, группа входов блока опроса состоит из М групп входов, j-я ,М) группа входов блока опроса соединена соответственно с информационными входами j-ro регистра, группа выходов которого соединена соответственно с группой информационных входов j-ro группового элемента И, группа выходов которого соединена соответственно с j-ми входами соответствующих элементов ИЛИ, выходы которых соединены соответственно с входами второго дешифратора, группа выходов которого соединена соответственно с группой выходов блока опроса, первый и второй входы которого соединены соответственно со счетным входом и с входом установки в нулевое состояние счетчика, группа выходов которого соединена соответственно с группой входов дешифратора, j-й выход которого соединен с управляющим входом j-ro группового элемента И.