Устройство для преобразования дискретной информации в код Советский патент 1993 года по МПК H03M5/12 

Изобретение относится к импульсной и вычислительной технике и может быть использовано при построении аппаратуры, имитирующей входные сигналы самолетного 32-разрядного кода для проверки бортовых ЦВМ.

Целью изобретения является расширение области применения за счет возможности формирования одноразовых выходных слов и оперативного применения информации в слове. .

На чертеже представлена схема устройства для непрерывной работы.

Устройство содержит генератор 1 прямоугольных импульсов, распределитель 2, коммутатор 3, первый 4, второй 5, третий 6 элементы И, инвертор 7, первый 8, второй 9, элементы ИЛИ-НЕ, первый триггер 10, первый 11, второй 12 вычитающие блоки, четвертый 13, пятый 14 элементы И и второй триггер 15, Позициями 16, 17, 18, 19, 20 обозначены соответственно управляющие входы, выходы одноразовой и непрерывной посылки, счетчик 21 и блок 22 памяти.

Устройство работает следующим обра- с

зом.

Рассмотрим режим.непрерывного формирования выходного последовательного кода на выходах 17 и 18. Подаем сигнал установки (лог.0) на вход R триггера 10, что можно обеспечить также подачей на входы 20 и 19 логического О (не изменяющее состояние IK-триггера 15). Вследствие этого на выходе элемента 14 И-логический О, который по установочному R входу первого IK-триггера 10 разрешает его работу. Импульсы с выхода распределителя 2 устанавливают триггер 10 в положение, при котором на его прямом выходе формируется логическая 1й, разрешающая прохождение сигналов через элементы 5 и 6 И. Положительный перепад формирует слова, а нулевой - паузу между ними. Длительность положительного перепада равна длительности нужного количества импульсов, для самолетов - 32-м периодам частоты следования импульсов, поступающих на вход распределителя 3 (скважность 2) с генератора 1. На выходе первого элемента 4

СО

С

00

о о ел

(л)

ел

И будут формироваться при этом пачки импульсов. С помощью управляющих сигналов (кода), подаваемых с блока 22 памяти, на выходе коммутатора 3 формируются импульсы (импульсы информации), Элементы 5 и 6 И пропускают благодаря сигналу разрешения импульсы. Далее сигналы, проходя через элементы 8 и 9 ИЛИ-НЕ, преобразуются в инвертированные и неинвертирован- ные импульсы положительной полярности в интервале действия слова, из которых вычитающие блоки 11 и 12 формируют двупо- лярный код. В случае необходимости обеспечения режима одноразовой посылки на входную шину 20 подается сигнал логической 1. На вход 19 подается импульс, устанавливающий второй триггер 15 в положение, при котором на прямом выходе логический О. Триггер 10 находится в положении, при котором на прямом выходе логический О, элементы 5 и 6 заблокированы. В паузе элемент 4 И и коммутатор 3 заблокированы, т.е. на их выходах логические О.

Перепад сигнала слово с логической 1 на логический О вызывает опрокидывание триггера 10. На прямом его выходе формируется логическая 1. Устройство готово к формированию пачки импульсов. Когда начинает формироваться очередной сигнал слово, формируется выходная информация на выходных шинах 17, 18. Принцип формирования не Отличается от непрерывного режима. В момент окончания импульса слова триггер 15 изменит состояние. На его прямом выходе-логическая. Триггер 10 устанавливается в положение, при котором на его прямом выходе логический О. Устройство заблокировано до поступления нового импульса на вход 20.

Таким образом, изобретение позволяет формировать двуполярный последовательный код, оперативно изменять информацию в слове. Изменение в слове можно осуществлять в каждой, букве, при этом возможна работа как в непрерывном, так и в одноразовом режиме. Информация в слове определяется той информацией, которая записана в блоке памяти 22, в качестве которого может использоваться любое ПЗУ. Вывод этой информации обеспечивается выходным сигналом со счетчика 21, который переключается выходным сигналом распределителя 2 (паузой). Благодаря этому обеспечивается синхронность в работе, и не может произойти сбой при смене информации на втором входе коммутатора 3,

В случае необходимости работы устройства только с внешними сигналами их подают на вход 16, при этом необходимость в блоках 21 и 22 отпадает,

Формула изо б1 ретения Устройство для преобразования дискретной информации в код, содержащее генератор тактовых импульсов, выход

которого соединен с первым входом первого элемента И и входом распределителя импульсов, выходы младших разрядов которого соединены с соответствующими первыми входами коммутатора, вторые вхо0 ды которого являются информационными входами устройства, выход старшего разряда распределителя импульсов соединен с третьим входом коммутатора, с входом первого IK-триггера и вторым входом первого

5 элемента И, выход которого соединен с первым входом второго элемента И, выход коммутатора соединен с первым входом третьего элемента И, выход которого соединен непосредственно с первым входом пер0 вого элемента ИЛИ-НЕ и через инвертор с первым входом второго элемента ИЛИ-НЕ, инверсный выход первого IK-триггера сое- динен с его I- и К-входами, прямой выход- с вторыми входами второго и третьего эле

5 ментов И, выход второго элемента И соединен с вторыми входами первого и второго элементов ИЛИ-НЕ, выход второго элемен- ° та ИЛИ-НЕ соединен с входом вычитания первого блока вычитания и входом сложе0 ния второго блока вычитания, выход первого элемента ИЛИ-НЕ соединен с входом сложения первого блока вычитания и входом вычитания второго блока вычитания, выходы блоков вычитания являются информационны5 ми выходами устройства, отличающееся тем, что, с целью расширения области применения устройства за счет возможности формирования одноразовых выходных слов и оперативного применения информации в сло0 ве, в него введены блок памяти, счетчик, четвертый и пятый элементы И и второй IK-триггер, прямой выход которого соединен с первым входом четвертого элемента И, выход которого подключен к R-входу первого IK-триг5 гера, первый и второй входы пятого элемента И подключены соответственно к выходу старшего разряда распределителя импульсов и прямому выходу первого IK-триггера, выход пятого элемента И подключен к С0 входу второго IK-триггера,- и К-входы которого подключены к инверсному выходу второго IK-триггера, выходы счетчика соединены с информационными входами блока памяти, выходы которого соединены с вто5 рыми входами коммутатора, вход счетчика и управляющий вход блока памяти подключены к выходу распределителя, R-вход второго. IK-триггера и второй вход четвертого элемента И являются соответственно устз Ю- вочным и задающим входами устройства.

Изобретение относится к вычислительной технике и может применяться в испытательной и контрольно-проверочной аппаратуре. Цель - расширение области применения и повышение функциональной надежности. Устройство содержит генератор 1 прямоугольных импульсов, распределитель 2, коммутатор 3, три элемента И 4-6, инвертор 7, два элемента ИЛИ-НЕ 8 и 9, первый триггер 10, первый 11 и второй 12 вычитающие блоки. Для осуществления разовых посылок введены второй триггер 15, блок 22 памяти, счетчик 21 и четвертый 13 и пятый 14 элементы И. 1 ил.