Устройство обнаружения кодов групповой синхронизации Советский патент 1993 года по МПК H03K5/19 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение достоверности обнаружения.

На. фиг. 1 приведена электрическая функциональная схема устройства; на фиг. 2 - пример выполнения блока дешифрации.

Устройство обнаружения кодов групповой синхронизации содержит первый и второй счетчики импульсов 1 и- 2, первый и второй элементы И 3 и 4, RS-триггеры 5, блок дешифрации 6, запоминающее устройство 7, первый и второй формирователи импульсов 8 и 9, N каналов дешифрации данных 10.1-10N, N блоков памяти 11.1- 11..N, М,О-триггеров 12.1-12.N, N регистров сдвига 13.1-13N, N элементов совпадения 14.1-14.N.

Счетный вход первого счетчика 1 им- пульсоб соединен с шиной 15 тактовых импульсов, счетный вход второго счетчика импульсов 2 соединен с выходом первого элемента И 3, выход второго элемента И 4 соединен с выходной шиной 16 и с R-входом RS-триггера 5. каждый из каналов дешифрации данных 1.Q.1-10.N состоит из блока памяти 11.1-11.N, выход каждого из которых соединен с D-входом 6-триггера 12.1-12.N, выход которого соединен с информационным входом сдвигового регистра 12.1-12.N, выходы которого соединены со входами элемента совпадения 14.1-14.N, причем выхода элементов совпадения каждого из N каналов дешифрации данных 10.1-10.N соединены с соответствующими входами второго элемента И 4, выход которого соединен с установочным входом первого счетчика импульсов 1, выход которого соединен с первым входом элемента И 3, выходы младших разрядов соединены с соответствующими адресными входами блоков памяти 11.1-11.N каждого из N каналов дешифра00

ю О

го

00

ции данных 10.1-10.N, выходы старших разрядов соединены с соответствующими входами блока дешифрации 6, выходы которого соединены с соответствующими входами разрешения блоков памяти 11.1-11.N каждого из N каналов дешифрации данных 11.1-10.N, информационные входы блоков памяти 11.1-11.N каждого из N каналов дешифрации данных 10.1-10.N соединены со входной шиной 17, входы запись-считывание которых соединены с выходом первого формирователя импульсов 8, вход которого соединен с шиной тактовых импульсов 15, со счетными входами регистров сдвига .13.1-13.N каждого из N каналов дешифрации данных 10.1-10.N и со входом второго формирователя импульсов 9, выход которого соединен с С-входом D-триг- геров 12.1-12.N каждого из N каналов дешифрации 10.1-10.N, причем выходы запоминающего устройства соединены с. соответствующими информационными входами первого счетчика импульсов 1, адресные входы - с соответствующими выходами второг.о счетчика импульсов 2, установочный вход которого соединен с шиной сброса 18 и S-входом RS-триггёра 5, прямой выход которого соединен со вторым входом первого элемента И 3.,

Рассмотрим работу данного устройства дли случая, когда информация передается группами слов. Каждая группа состоит из 64 шестнадцатиразрядных слов. В каждой группе четыре слова отводятся под синхронизацию (коды групповой синхронизации). В словах с порядковыми номерами 10, 26 и 42 - прямой код последовательности де- Брюижна, а в 58-м слове. - обратный код последовательности де-Брюижна. Блок памяти 11.1-11.N в данном-устройстве выполняет функцию сдвигающего регистра, разрядность которого должна бы ть 64x16 1024 разряда, что соответствует емкости одной группы слов. В качестве памяти необходимо использовать оперативное запоминающее устройство (ОЗУ). Так как код групповой синхронизации содержит четыре слова, то данное устройство должно иметь четыре канала, причём первые три канала должны обнаруживать 10, 26 и 42 {прямой код последовательности де-Брюижна), а четвертый канал - 58 слово (обратный крд последовательности де-Брюижна). -Следовательно, три первых канала будут идентичными, а четвертый канал будет отличаться : от.первых трех только схемой совпадения. .Так как соседние слова, входящие в код групповой синхронизации, отстоят друг от друга на 16 информац /юлных слов, т.е. 1 6х16 256 разрядов, следовательно, информационная емкость блока памяти 11.1 должна быть 256 бит, а полная информационная емкость памяти ОЗУ для нашего случая равна 256x4 1024 бит.

Часть данного устройства, состоящая из триггера 5, элемента И 3, счетчика 2 и про- граммируемрго запоминающего устройства 7, служит для программной подстройки адреса блока памяти 11.1-11 под входную ин0 формацию (под группу слов) для вхождения данного устройства в синхронную работу. При дайной синхронной работе 10-е слова каждой группы слов записываются в блок памяти 11.1 первого канала, 26-е слова - в

5 блок памяти 11.2 второго канала, 42-е слова - в блок памяти 11.3 третьего канала, а 58-е слова - в блок памяти 11.4 четвертого кана- ла.:.

Устройство работает следующим обра0 зом , . : - -, ... : . .

Информация с выходной шины 17 поступает на входы данных всех блоков памяти 11.1-11,4 ОЗУ. Сигнал Сброс, поступающий с шины 18, устанавливает

5 триггер 5 в единичное состояние, а счетчик 2 - в нулевое .состояние. Счетчик 2 устанавливает на выходе запоминающего устройства 7 содержимое нулевой ячейки, которое подается на установочные входы

0 счетчика 1. По тактовому сигналу, поступающему с тактовой шины 15, происходит начальная установка адреса счетчика 1. Данный счетчик устанавливает адрес ячеек памяти всех блоков памяти, а блок дешиф5 рации 6, который представляет собой логическую схему, по старшим разрядам счетчика 1 выбирает один из четырех блоков памяти. Принципиальным моментом работы данного устройства является то, что за

0 время действия одного тактирующего импульса происходит запись входной инфор- - мацйи в одну определенную ячейку блока памяти с адресом, установленным на выходе счетчика 1, и считывание информации из

5 ячеек всех блоков памяти 11.1-11,4 с тем же адресом, т.е. на время считывания информации блок дешифрации 6, на всех своих выходах формирует сигнал выбора кристаллов всех четырех блоков памяти.

0 Сигналы,управляющие режимами записи и считывания информации в блоках памяти, вырабатываются в формирователе сигналов 8.

На фиг. 2 приведена электрическая схе5 ма данного формирователя. Информации с выходов блоков памяти 11.1-11,4 поступает на входы данных соответствующих .D-триг- геров 12.1-12,4. По сигналам поступающим с формирователя 9, информация с выходов блоков памяти 11.1-11,4 переписывается в

триггеры 12.1-12.4. Далее информация поступает на входы сдвиговых регистров 13.1- 13.4. По тактовым импульсам, поступающим с тактовой шины 16, информация записывается в сдвиговые регистры. Следовательно, по каждому тактовому импульсу будет происходить запись минимального элемента входной информации в определенную ячейку памяти с адресом, указанным в счетчике 1, и считывание Минимального элемента информации со всех блоков памяти с теми же адресами м запись этой информации в соответствующие сдвигающие регистры 13.1- 13,4, Разрядность сдвигающих регистров равна шестнадцати двоичным разрядам, что позволяет записывать в них полностью шестнадцатиразрядные слова. Если 20-е слово полностью запишется в сдвигающий регистр 13.1, в это же время на сдвигающем регистре 13.2 полностью запишется 26-е слово, а в сдвигающем регистре 13.3 полностью запишется 42-е слоЬо, а в сдвигающем регистре 13.4 запишется 58-е слово. Данная расстановка информации на сдвигающих регистрах объясняется тем, что между ячейками памяти с одинаковыми адресами соседних блоков памяти расположёно 256 бит (ячеек памяти) - столько же; сколько минимальных информационных элементов расположено между соседними1 кодами групповой синхронизации. При таком расположении инф ормации произойдет совпадение ее на всех элементах совпадения 14.1-14.4 и на их выходах появятся сигналы совпадения. Эти сигналы поступают на входы элемента И 4. Информация, характеризующая обнаружение кодов групгьовой синхронизации, на выходе элемента И 4 появится только тогда, когда в одно и то же время на всех входах данной схемы появятся сигналы совпадения. Так работает данное устройство в случае, когда входная информация и адрес ячейки памяти записи расположены таким образом, при котором 10-е информационные слова полностью будут записываться в блок памяти 11..1, 26-е слова - в блок памяти 11.2 и т.д. Данное расположение информации и адреса ячейки памяти записи является частным случаем. В общем случае данное расположение носит случайный характер. Устройство обнаружения кодов групповой синхронизации работает циклически. Каждый цикл состоит из группы слов, состоящей из 64 слов. Циклическая работа данного устройства приводит к тому, что взаимное положение информации и адреса не меняется 6т цикла к циклу. Схема, состоящая из триггера 5, элемента И 3, счетчика 2, запоминающего устройства 7, обеспечивает изменение взаимного положения между информацией и адресом памяти от цикла к циклу, что обеспечивает отыскание необходимого взаимного положения информации и адреса памяти. Рассмотрим,

5 как работает данная часть устройства.

Как только счетчик 1 насчитает 1024 так- товых.импульсов (полный цикл), на его выходе сформируется сигнал конца цикла, который, пройдя через элемент И 3, увёли10 чит адрес счетчика 2 на единицу. На выходе запоминающего устройства 7 изменится начальный адрес. По тактовому импульсу данных начальный адрес переписывается в счетчик 1, что изменит взаимное расположе15 ние информации и адресе блоков памяти, если и в этом случае не произойдет нужного совпадения, то следующий импульс конца цикла со счетчика 1 изменит по той же цепочке адрес счетчика 1 и так будет продол0 жаться до тех пор, пока информация и адрес памяти не займут положение, при котором 10-е информационное слово полностью запишется е первом канале, 26-е слово - во втором канале, 42-в слово- в третьем кана5 ле, а 58-е слово - в четвертом канале. В этом случае сигнал обнаружения с выхода элемента И 4 поступает на установочный вход триггера 5 и устанавливает era а нулевое состояние. При этом происходит закрытие

0 элемента И 3 для прохождений импульсе® конца цикла. Помимо этого сигнал обнаружения сбросит счетчик 1 в нулевое состояние, что, обеспечит нормальную синхронную работу устройства.

5 Алгоритм, т которому программируются начальные адреса счетчика 1, записан. ные в ячейки памяти запоминающего устройства 7. зависит от размещения кодоз групповой синхронизации внутри ииформа0 ци и. Время вхождения данного устройства . в синхронную работу зависит от оптимальности данного алгоритма.

Ф о р м у л а изобретен и Устройство обнаружения кодов группо5 вой синхронизации, содержащее первый счетчик импульсов, счетный вход которого

соединен с шиной тактовых импульсов, второй счетчик импульсов, счетный вход которого соединен с выходом первого элемента

0 И, второй элемент И, выход которого соединен с выходной шиной, RS-триггер и -входную шину о т л и ч а ю щ е е е я тем, что, с целью повышения достоверности обнаружения, в него введены шина сброса, первый

5 и второй формирователи импульсов, запоминающее устройство, блок дешифрации и N каналов дешифрации данных, каждый из которых состоит из блока памяти, выход которого со&д инен С D-входом D-триггера, выход которого соединен с информационным

входом сдвигового регистра, выходы которого соединены с входами элемента совпадения, причем выходы элементов совпадения каждого из N каналов дешифрации данных соединены с соответствующими входами второго элемента И, выход которого соединен с R-входом RS-триггера и с установочным входом первого счётчика импульсов, выход которого соединён с первым входом первого элемента И, выходы младших разрядов соединены с соответствующими адресными входами блоков памяти каждого из N каналов дешифрации данных, выходы старших разрядов соединены с соответствующими входами блока дешифрации, выходы которого соединены с соответствующими входами разрешения блоков памяти каждого из N каналов дешифрации данных, информационные входы блоков памяти каждого из N кйналрв дешифрации данных соединены с входной шиной, входы записи-считывания которых соединены с выходом первого формирователя импульсов, вход которого соединен с

шиной тактовых импульсов, со счетными

входами регистров сдвига каждого из N

каналов дешифрации данных и с входом

второго формирователя импульсов, выход

которого соединен с С-входом D-триггеров

каждого из N каналов дешифрации данных, причем выходы запоминающего уст- ррйс;т8а соединены с соответствующими информационными входами первого счетчика импульсов, адресные входы - с соответствующимй входами второго счетчика

/имлу ьсов; установочныйвход которого

соединён с шинрй сброса и S-входом

RS-триггера, прямой выход которого

соединен с вторым входом первого элемента И.: . ;

Устройство обнаружения кодов групповой синхронизации может быть использовано в устройствах автоматики и вычислительной техники. Устройство содержит: 2 счетчика импульсов. 2 элемента И, RS-триггер, блок дешифрации, запоминающее устройство, 2 формирователя импульсов, N каналов дешифрации данных, N блоков памяти, N D-триггеров. N регистров сдвига, N элементов совпадения, входную шину, шину тактовых импульсов, шину сброса, выходную шину. 2 ил.