Цифровой согласованный фильтр Советский патент 1993 года по МПК H03H17/00 

ел С

Использование - радиотехника для согласованной фильтрации сигналов. Сущность изобретения: цифровой согласованный фильтр содержит аналого- цифровой фильтр 1, регистр 2 сдвига, мультиплексор 3, постоянное запоминающее устройство 4, счетчик 5, сумматор 6, параллельный регистр 7, блок 8 синхронизации, блок 9 сравнения. 1 ил.

00

ел VI ю а

Цель изобретения - повышение быстродействия.

На чертеже представлена электрическая структурная схема цифрового согласованного фильтра.

Цифровой согласованный фильтр содержит аналого-цифровой преобразователь /АЦП/ 1, регистр 2 сдвига, мультиплексор 3, постоянное запоминающее устройство /ПЗУ/ 4, счетчик 5, сумматор 6, параллельный регистр 7, блок 8 синхронизации, блок 9 сравнения.

Работает цифровой согласованный фильтр следующим образом.

Фильтр выполняет процедуру дискретной свертки

5% У X(m)K-l}.K(p)l,

где S%, X(m)K-i, K(p)l q, т, р - разрядные числа, являющиеся цифровыми эквивалентами соответственно сигнала S(t) на входе блока 9 сравнения, входного сигнала X(t) и импульсного отклика K(t) в моменты времени КА t, N - число отсчетов импульсного отклика.

На каждом К-ом интервале дискретизации в АЦП 1 осуществляется преобразование дискретного значения A t в m-разрядное число x m$K. По разрешающему сигналу с пятого выхода блока 8 синхронизации происходит запись в первую m-разрядную ячейку регистра 2 сдвига и одновременное продвижение по нему всех предыдущих значений )K-1...X(m)K-N.

На протяжении интервала времени Л t состояние выходов регистра 2 сдвига остается неизменным. Последовательное подключение чисел к первой группе адресных входов ПЗУ 4 осуществляется с помощью мультиплексора 3, управляющие входы которого подключены к соответствующим разрядам счетчика 5. Мультиплексор 3 имеет структуру Nx1, т.е. он в зависимости от кода на управляющих входах осуществляет подключение к m-разрядному выходу одного из Nm-разрядных входов. Изменение состояния счетчика 5 происходит с частотой N/ A t

На нулевом коде счетчика начинается цикл формирования значений На первом шаге наличие нулевого кода на второй группе адресных входов /1,2,....т/ ПЗУ

4 и числа на первой группе адресных входов /1,2,...т/ обуславливает подачу на вторую группу входов сумматора 6 (-разрядного числа , равного произведению Х{т)(р10. На первую группу входов сумматора 6 на первом шаге поступает нулевое значение накапливаемой суммы . Запись полученной суммы в параллельный регистр 7 происходит по сигналу с третьего выхода блока 8 синхронизации. На следуюшем шаге происходит подключение числа Х т{К-1 к первой группе адресных ПЗУ 4 и на выходе сумматора 6 будет образована сумма

8нйЫи}-$н(,

которая перепишется в параллельный регистр. Процесс повторяется N раз до образования результата дискретной свертки.

25

Формула изобретения

Цифровой согласованный фильтр, содержащий блок синхронизации и аналого-цифровой преобразователь, информационный вход которого является информационным входом

цифрового согласованного фильтра, а тактовый вход соединен с первым выходом блока синхронизации, счетчик, вход которого соединен с вторым выходом блока синхронизации, последовательно соединенные сумматор, пзраллельный регистр, управляющий вход которого соединен с третьим выходом блока синхронизации, а выходы соединены с первыми входами сумматора, и блок сравнения, уп- равляющий вход которого соединен с

четвертым выходом блока синхронизации, а выход является выходом цифрового согласованного фильтра, отличающийся тем, что, с целью повышения быстродействия, в него введены последовательно соединенные

регистр сдвига, информационные входы которого соединены с выходами аналого-цифро- вого преобразователя, а управляющий вход соединен с пятым выходом блока синхронизации, мультиплексор и постоянное запоминающее устройство, вторые входы которого соединены с управляющими входами мультиплексора и выходом счетчика, а выходы - с вторыми входами сумматора.