Автокорреляционный приемник сигналов с двухкратной фазоразностной модуляцией Советский патент 1993 года по МПК H04L27/22 

ел

с

Использование: электросвязь. Цель: по- вышение достоверности приема. Сущность изобретения: устройство содержит 1 регулируемый фазовращатель (1), 1 запоминаю г - ::--- С -.г; ;2 ;;; ., ; ....,,.. .. . щий блок (2), 1 фазовращатель (3), 2 перемножителя (4,5) функций, 3 интегратора (6, 7, 17), 1 дифференциальный усилитель (8), накопителя (9,10), 4 ключа (11, 12,22,23), 1 элемент И (13), 2 компаратора (14, 15), 1 перемножитель (16), 1 блок вычитания (18), 1 блок выделения модуля (19), 1 пороговый блок (20), 1 ждущий мультивибратор (21). 2 блока задержки (24,25), 1 блок выбора максимума (26). Обеспечена возможность контроля за флюктуациями несущей частоты, что позволяет устранить ошибочную корректировку фазового-сдвига между колебаниями соседних посылок сигнала. 1 ил.

00

го

СП

к

Изобретение относится к электросвязи и может использоваться в системах передачи данных.

Цель изобретения - повышение достоверности приема.

На чертеже изображена структурная электрическая схема предложенного автокорреляционного приемника.

Автокорреляционный .приемник содержит регулируемый фазовращатель, запоминающий блок 2, фазовращатель 3, первый, второй перемносители 4, 5 функций, первый, второй инверторы 6,7, дифференциальный усилитель 8, первый, второй накопители 9,10, первый, второй ключи 11, 12, элемент И 13, первый, второй компараторы 14, 15, перемножитель 16. третий интегратор 17, блок 18 вычитания, блок 19 выделения модуля, пороговый блок 20, ждущий мультивибратор 21, третий, четвертый ключи 22, 23, первый, второй блоки 24, 25 задержки, блок 26 выбора максимума.

Автокорреляционный приемник работает следующим образом.

Сигнал с входа приемника поступает непосредственно на перемножитепь 4 функций и через фазовращатель 3, обеспечивающий сдвиг фаз на п 2, на перемножитель 5 функций. На вторые входы перемножителей 4, 5 входной сигнал поступает через регулируемый фазовращатель 1 и запоминающий блок 2, хранящий информацию о предыдущей посылке. Регулируемый фазовращатель 1, обеспечивает постоянную величину сдвига фазы сигнала на выходе запоминающего блока 2 по отношению к входному сигналу на л; 4. После перемножения и интегрирования на выходах интеграторов 6, 7 формируются передаваемые в канал двоичные сигналы ,

Ui EcCii Eccos(Api-Api- +| ), (1)

U2 EcCi2 Eccos( Д#-Др|- -|). (2)

В случае возникновения сдвига фаз между поступающими на перемножители 4, 5 напряжениями значения С изменяется, что приводит к изменению Ui и U2.

Компенсация этого изменения произво дится следующим образом.

Выходы интеграторов 6, 7 подключают к входам соответствующих компараторов 14,15 и входам ключей 11,12 через элементы 24,25 задержки и ключи 22,23. Ключи 22, 23 открываются под действием управляющего сигнала, вырабатываемого элементом И 13, на входы которого поступают сигналы логической единицы только тогда, когда напряжение на входах компараторов 14, 15 имеет положительный знак, т.е. произошел

сдвиг фаз между колебаниями соседних по- . сылок.

Выходы ключей 11 и 12 соединены с выходами сигнала с выходов накопителей 9

и 10, которые усредняют величину сигнала с выходов интеграторов. Выходы накопителей 9 и 10 подключены к входам дифференциального усилителя 8, на выходе которого формируется сигнал ошибки, управляющий

0 работой регулируемого фазовращателя 1, компенсирующего сдвиг фаз, возникающий, между поступающими на перемножители 4, 5 функциями напряжений, представляющими собой колебания соседних посылок.

5 Для того чтобы ошибочно не проводить корректировку паразитного фазового сдвига между колебаниями соседних посылок сигнала, что может иметь место при кратковременных флюктуациях частоты несущего

0 колебания, введена цепь косвенной оценки величины этих флюктуации.

Чтобы оценить эти флюктуации, производится сравнение энергий канального сигнала и сигнала с Одного из выходов

5 приемника, при этом первый из этих сигналов поступает на вход блока 18 вычитания с выхода интегратора 17, а второй -с выхода блока 26 выбора максимума. С выхода блока 18 вычитаний разносный сигнал через блок

0 19 выделения модуля поступает на вход порогового блока 20, где производится его сравнение с заранее установленным порогом. Если разностный сигнал превышает уровень порога, то на выходе порогового

5 блока 20 формируется сигнал, запускающий ждущий мультивибратор 2 Т, сигнал ы с выхода которого подаются на запрещающие входы третьего и четвертого ключей 22 и 23. Таким Образом, происходит запрет прохож0 дения сигналов с выходов интеграторов 6 и 7 на входы компараторов 14,15 и ключей 11 и 12, что приводит к запрету выдачи управляющего сигнала с выхода дифференциального усилителя 8 на вращающий вход

5 регулируемого фазовращателя 1.

Формул а изобретения Автокорреляционный приемник сигналов ; с двухкратной фазоразностной модуляцией; содержащий регулируемый фазовращатель,

0 вход которого соединен с первым входом первого перемножителя функций и фазовращателя и является входом автокорреляционного приемника, выход фазовращателя соединен с первым входом второго пере5 множителя функций выход регулируемого фазовращателя соединен с входом запоминающего блока, выход которого подключен к вторым входам первого и второго перемножителей функций, выходы которых соединены к входам соответственно первого и

второго интеграторов, выходы которых являются соответственно первым и вторым выходами автокорреляционного приемника, управляющий вход регулируемого фа- зовращателя подключен к выходу дифференциального усилителя, первый и второй входы которого соединены с выходами соответственно первого и второго накопителей, входы которых соединены с выходами соответственно первого и второ- го ключей, первые входы которых подкяюче- ны к выходу элемента И, первый и второй входы которого подключены к выходам соответственно первого и второго компараторов, отличающийся тем, что, с целью повышения достоверности приема, введены последовательно соединенные перемножитель, третий интегратор, блок вычитания, блок выделений модуля, пороговый блок и ждущий мультивибратор, а также блок вы-

бора максимума, первый и второй блоки задержки, третий и четвертый ключи, выход первого интегратора подключён к первому входу блока выбора максимума и через первый блок задержки-к первому входу третьего ключа, выход второго интегратора подключен к второму входу блока выбора максимума и через второй блок задержки - к первому входу четвертого ключа, первый и второй входы перемножителя являются входом автокорреляционного приемника, второй вход блока вычитания соединен с выходом блока выбора максимума, выход ждущего мультивибратора подключен к вторым входам третьего и четвертого ключей, выход третьего ключа соединен с входом первого компаратора и вторым входом первого ключа, выход четвертого ключа соединен с входом второго компаратора и вторым входом второго ключа, v