Селектор адреса ввода-вывода Советский патент 1993 года по МПК G06F7/00 G06F13/00 

ч

Р

Ј

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управляющих технологическим оборудованием. Цель изобретения - упрощение устройства. Селектор адреса ввода-вывода 1 содержит селектор, сумматор 2, элементы ЗАПРЕТ 3, 4, резистор 5. 1 ил.

00

ю о w

VI Os

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управляющих технологическим оборудованием.

Цель изобретения - упрощение селектора адреса.

На чертеже представлены Схема устройства на уровне стандартных функциональных элементов и схема его включения в систему ввода-вывода.

Селектор 1 адреса ввода-вывода содержит сумматор 2 и первый элемент 3 ЗАПРЕТ, второй элемент 4 ЗАПРЕТ и ограничительный резистор 5, адресные входы. 6 устройства, входы первой группы сумматора 2 являются входами типоразмера модуля селектора 1, выход первого элемента ЗАПРЕТ 3 является выходом выбора модуля селектора 1, входы второй группы сумматора 2 являются адресными входами селектора 1, выходы сумматора 2 являются адресными выходами селектора 1, выход переноса сумматора 2 подключен к инверсному входу второго элемента ЗАПРЕТ 4, выход которого соединен с выходом переноса селектора 1 и инверсным входом первого элемента ЗАПРЕТ 3, прямой вход которого соединен с прямым входом второго элемента ЗАПРЕТ4, входом переноса селектора 1 и через ограничительный резистор 5 с шиной единичного потенциала.

Селектор адреса работает следующим образом.

Селекторы 1 используемых модулей включаются последовательно. Инверсный адрес ввода-вывода с адресных входов 6 подключается к второй группе входов сумматора 2, являющимися адресными входами селектора 1 с наименьшим адресом ввода-вывода. Выходы сумматора 2, являющиеся адресными выходами каждого предыдущего селектора 1, подключаются к адресным входам последующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого предыдущего селектора 1 подключается к входу переноса каждого последующего селектора 1. Вход переноса селектора 1 с наименьшим адресом не подключается. На этом входе за счет резистора 5 устанавливается

уровень логической единицы. На входы типоразмера каждого селектора 1 подается двоичный код, определяющий типоразмер модуля, т.е. величину области, занимаемой

модулем в пространстве адресов ввода-вывода. Конкретно код типоразмера определяется количеством портов ввода-вывода, размещенных в модулях. Входы переноса сумматоров 2 всех селекторов 1 подключены к шине нулевого потенциала. Когда на выходе переноса сумматора 2 появляется уровень логической единицы, а на входе переноса данного селектора 1 также присутствует уровень логической единицы, то на

выходе первого элемента 3 ЗАПРЕТ появляется сигнал, разрешающий данному модулю обмен информацией с процессором.

Работа селектора 1 адреса поясняется приведенной ниже таблицей. Предположим,

что адресная шина имеет три разряда. К адресной шине подключены три модуля. Первый модуль занимает три байта (код 011), второй модуль - четыре байта (код 100), а третий - два байта (код 010) адресного

пространства.

Формула изобретения Селектор адреса ввода-вывода, содержащий сумматор и первый элемент ЗАПРЕТ,

входы первой группы сумматора являются

входами типоразмера селектора адреса ввода-вывода, выход первого элемента ЗАПРЕТ

является выходом выбора селектора адреса

ввода-вывода, отличающийся тем,

что, с целью упрощения, он содержит второй элемент ЗАПРЕТ и ограничительный резистор, входы второй группы сумматора являются адресными входами селектора адреса ввода-вывода, выходы сумматора являются адресными выходами селектора адреса ввода-вывода, выход переноса сумматора подключен к инверсному входу второго элемента ЗАПРЕТ, выход которого соединен с выходом переноса селектора адреса вводавывода и инверсным входом первого элемента ЗАПРЕТ, прямой вход которого соединен с прямым входом второго элемента ЗАПРЕТ, входом переноса селектора адреса ввода-вывода и через ограничительный резистор с шиной единичного потенциала.