Устройство для контроля ускорения транспортного средства Советский патент 1993 года по МПК B60Q1/44 G01P15/16 

и

Использование: в автомобильной электронике для контроля ускорения транспортного средства. Устройство содержит формирователь 1, генератор тактовых импульсов 2, блок коррекции сигналов скорости 13, распределитель интервалов времени 3, регистр сдвига 4, два блока сравнения 6. 9, блок индикации 14, элемент ИЛИ 5, два счетчика 7, 8, два элемента задержки 10,11. 1-2-4-8-9-12, 13-3-7-9-12, 3-5-7, 5-13, 13-4-8-9.3-10-13. 10-11-8, 11-7, 13-14.2 ил. 1 Т1

17

00 Сл Ю О 00

а

Фиа1

Изобретение относится к автомобильной электронике, предназначено для контроля знака ускорения транспортного средства и формирования сигнала начала торможения в системах сигнализации торможения и может быть использовано в.авто- матических системах определения тормозного пути в процессе испытания автомобилей.

Цель изобретения - повышение точности.

На фиг.1 и 2 представлены соответственно функциональная схема предлагаемого устройства и функциональная схема блока коррекции сигналов скорости.

Устройство содержит формирователь 1, связанный на входе 15 с датчиком перемещения транспортного средства (на чертежах не показан). Один из выходов формирователя 1 связан с управляющим входом генератора тактовых импульсов 2. Второй выход формирователя 1 связан с информационным входом И1 блока коррекции сигналов скорости 13, информационный выход В1 которого связан с входом распределителя интервалов времени 3 и R- входом регистра сдвига 4, тактирующий вход которого связан с выходом генератора тактовых импульсов 2, а информационный вход - с одним из выходов распределителя интервалов времени 3, другие выходы которого связаны с первым а управляющим и обнуляющим d входами блока сравнения б, второй управляющий Ь вход которого связан с выходом регистра сдвига 4, а тактируемый вход - с выходом генератора тактовых импульсов 2 и первым управляющим входом Y1 блока коррекции сигналов скорости 13, вто рой Y2 и третий Y3 управляющие входы которого связаны с выходами f и g блока сравнения 6, причем выходы е и f блока сравнения 6 подключены к блоку выделения сигналов отрицательного ускорения 12, выход 17 которого1 является выходом устройства. Вторые информационные выходы 82 блока 13 связаны с блоком индикации 14. По входу 16 подается сигнал Сброс, который через схему ИЛИ 5 поступает на R-вход распределителя 3. Блок сравнения 6 содержит два счетчика 7, 8, выходы которых связаны соответственно с первыми An и вторыми Вр входами схемы сравнения 9, выход которой является выходом блока сравнения 6, в который входят также линии задержки 10, 11, выход последней связан с входами счетчиков 7, 8 и является третьим выходом блока 6. Блок коррекции сигналов скорости 13 содержит (фиг.2) первый 26 и второй 22 счетчикм импульсов, D-триггер 18, элемент задержки 1.9, RS-триггер 20, элемент И 21,

0

элемент памяти 23. регистр 24 и элемент сравнения 25, выходом которого образован первый В1 информационный выход блока, а входы элемента сравнения 25 соединены с

выходами регистра 24 и.выходами первого 26 счетчика импульсов, обнуляющий вход которого соединен с выходом упомянутого элемента сравнения 25, а другой вход с одним из входов О-триггера 18 образуют информационный вход И1 блока 13. Второй вход D-триггера соединен с собственным инверсным выходом и через элемент задержки 19 с одним из входов RS-триггера 20, один из выходов которого связан с третьим входом D-триггера 18, прямой выход которого и инверсный выход RS-триггера 20 подключены ко второму и третьему входам элемента И 21, первый вход которого обра-. зует первый вход Y1 блока 13. Выход элемента И 21 соединен со вторым входом второго счетчика импульсов 22, первый вход которого связан со вторым входом RS- триггера 20 и образует третий вход Y3 блока 13. Выходы счетчика 22 соединены с информационными входами элемента памяти 23 и образует выходы В2 блока 13 на элементы индикации 14. Вход разрешения записи РЁ элемента памяти 23 образует второй вход Y2 блока 13, причем выходы элемента памяти подключены к информационным входам регистра 24.

После включения питания необходимо подать сигнал Сброс по входу 16, отчего распределитель интервалов времени 3, выполненный в виде счетчика с коэффициентом деления 3, установится через схему ИЛИ 15 в нулевое состояние, сработают схемы задержки 10, 11, отчего счетчики 7, 8 в блоке сравнения 6 и счетчик 22 с триггером 20 в блоке 13 также установятся в нулевое состояние. В регистре 24 блока 13 от сигнала Сброс установится 1. При поступлении сигнала с датчика перемещения по

входу 15 на выходах формирователя 1 формируются короткие импульсы прямой и обратной полярности. Импульс обратной полярности на время его действия выключает из работы генератор тактовых импульсов 2, тем самым синхронизируются последовательности импульсов с датчика перемещения и с генератора 2.„Импульс прямой полярности с формирователя 1 поступит на вход И1 блока коррекции сигналов скорости 13, сформируется на его выходе В1 и поступит на вход распределителя 3, устанавливая его в первое состояние (единичный сигнал на выходе 1), тем самым разрешая работу счетчика 7 в блоке 6. На вход счетчика 7 начинает поступать (вход С) первая серия импульсов с генератора 2 (первый такт ра0

5

0

5

боты распределителя 3). С приходом второго импульса на вход распределителя 3 он переключается во второе положение, тем самым подавая разрешение на информационный вход регистра 4. В счетчике 7 к этому моменту записано число импульсов, соответствующее первому временному интервалу (между первым и вторым импульсами с датчика перемещения). Начинается второй такт работы распределителя. Первый им- пульс с генератора 2 установит на первом выходе регистра сдвига 4 единицу, тем самым разрешая работу счетчика 8 в блоке 6. Второй импульс с генератора 2 будет заполняться единицами, перемещаясь по выхо- дам регистра, но на первом выходе постоянно будет сохраняться. Счетчик 8 также будет подсчитывать импульсы с генератора 2 до прихода третьего импульса с датчика перемещения.

С приходом третьего импульса отдатчика перемещения регистр 4 установится в нулевое состояние, запрещая счет импульсов счетчика 8, а распределитель 3 - в третье состояние, но за счет обратной связи через схему 1ИЛИ 5 распределитель 3 установится в нулевое состояние. После третьего импульса с датчика перемещения заканчивается 2-й такт работы распределителя 2, при этом на выходе схемы сравнения 9 блока 6 появится единичный импульс только в том случае, если код в счетчике 7 меньше кода в счетчике 8 (это неравенство возможно только при торможении транспортного средства). Сигнал с выхода блока 6 (выход а) поступит на блок 12 выделения отрицательного ускорения и при поступлении второго сигнала со схемы задержки 10 сформирует на выходе блока 12 единичный сигнал, который через выход 17 поступит в систему сигнализации торможен ия. Через время, определенное схемами задержки 10 и 11 (t2, т,з), сигнал с нулевого выхода распределителя 2 погасит счетчики 7 и 8. Чувствительность устройства можно регулировать, подключая ко второму управляющему входу Ь блока 6 тот или.иной выход регистра 4, что позволяет уменьшать код, записанный в счетчик 8 на соответствующее число единиц. Рассмотренные три такта работы рас- пределителя 3 составляют цикл обработки информации по определению сигнала отрицательного ускорения. Так как торможение может начаться с любой скорости транспортного средства, то цикл обработки является непостоянным. Для обеспечения постоянства цикла обработки используется блок коррекции сигналов скорости 13, который принимает сигналы с формирователя 1 с различной частотой, а выдает на своем выходе В1 с постоянной частотой. Принцип работы блока коррекции сигналов скорости 13 основан на измерении скорости в первом такте работы распределителя 3 (число NA). пропорциональное скорости, фиксируется счетчиком 22) а затем в третьем такте по значению скорости, являющемуся адресом элемента памяти 23, в регистр 24 записывается из элемента памяти 23 число К (коэффициент деления), на которое делится входная частота п (импульсы с датчика перемещения) с помощью счетчика 26. элемента сравнения 25 и других элементов блока 13. Числа К, записываемые в элемент памяти 3, определяются из следующих выражений: NA F/n

К Тцо.П }(1)

где NA - текущее значение сокрости транспортного средства, выраженное в единицах частоты F генератора тактовых импульсов 2,

п - частота импульсов с датчика перемещения транспортного средства,

tuo время цикла обработки, т.е. время определения момента появления ускорения.

К - коэффициент деления.

При постоянных заданных значениях Тцо и F каждому значению коэффициента деления однозначно соответствует свое значение NA. Задавшись временем tuo и частотой F генератора, из выражения (1) получают из ряда значений п таблицу, в которой записываются рассчитанные значения NA и соответствующие им значения К. Используя значения NA в качестве адресов, известными способами программируют, заносят в элемент памяти 23 соответствующие значения К. Блок коррекции сигналов скорости работает следующим образом. С приходом первого импульса с датчика перемещения D-триггер 18 (фиг.2) устанавливается в единичное положение, отчего открывается элемент И21 и в счетчик 22 начинают поступать импульсы с генератора тактовых импульсов 2. Первый импульс с датчика перемещения 1 также поступает в счетчик 26, отчего сработает элемент сравнения 25 (в регистре 24 ранее была записана единица), счетчик 26 погасится и импульс через выход В1 посту пает на вход распределителя 3. Аналоги1; ным образом блок 13 пропустит второй и третий импульсы со входа И1. С приходом второго импульса с формирователя 1 D- триггер 18 устанавливается в нулевое поло жение, а RS-триггер 20 через элемент задержки 19 в единичное, отчего закрывает ся по двум входам элемент И21, поступлю ние импульсов в счетчик 22 прекращается, В счетчике 22 к этому моменту записано число, пропорциональное скорости, вырл

женное в единицах частоты генератора 2 (NA). Третий импульс с датчика перемещений не изменит состояние D-триггера 18, так как на R-входе присутствует единичный сигнал с триггера 20. После прохождения третьего импульса на выход В1 на выходах f, g блока сравнения 6 сформируются импульсы, которые поступят соответственно через вход Y2 Блока 13 на вход RE элемента памяти 23, тем самым записывая число в регистр 24 из элемента памяти 23 по адресу, установленному нв выходах счетчика 22, и через вход V3 блока 13, устанавливая в нулевое состояние счетчик 22 и триггер 20. На этом заканчивается первый этап работы блока 13, и, соответствен но, первый цикл обработки информации в устройстве. Во втором этапе работы блока 13 элемент сравнения 25 сработает только тогда, когда число импульсов, поступивших с датчика перемещения в счетчик 26 окажется равным числу, записанному в регистре 24 в предыдущем этапе, только в этом случае появится импульс на выходе. В1 блока 13. Через три таких этапа закончится цикл обработки (поступяттри импульса на вход распределителя 3) и в регистре 24 согласно ранее описанному будет записано новое число, соответствующее новому значению скорости, Описанная работа блока 13 более наглядно иллюстрируется временной диаграммой (фиг.З). Входные сигналы И1 с датчика перемещения изменяют свою частоту (изменяется скорость), а время цикла обработки tqo остается неизменным, так как на входе распределителя 3 частота сигналов В Т остается кемзмененой, т.2, t3, t4 соответственно время задержки схем 10, 11, 19; ti - период следования импульсов с генератора 2 (на чертеже не показано). Хотя время цикла обработки t.,.0 в данной схеме не зависит от скорости движения транспортного средства, оно будет иметь незначительную погрешность за счет округления программируемых знамений К и NA от расчетных. Обеспечение постоянства времени обработки информации по определению момента появления ускорения за счет деления входной частоты от датчика перемещения на число, зависящее от скорости движения транспортного средства, позволяет устройству более точно определять момент появления ускорения, например, момент появления отрицательного ускорения - момента начала торможения,

Форм у па изобретения Устройство для контроля ускорения транспортного средства, содержащее датчик, перемещения транспортного средства.

подключенный через формирователь к генератору тактовых импульсов, распределитель интервалов времени, один и другой выходы которого связаны с обнуляющим и

одним управляющим входами блока сравнения, а третий -- с одним из входов регистра сдвига, выход которого соединен с другим управляющим входом блока сравнения, а обнуляющий вход регистра сдвига связан с

тактирующим выходом распределителя интервалов времени, тактируемый вход- с выходом генератора тактовых импульсов и с тактируемым входом блока сравнения, первый и второй выходы которого подключены

к блоку выделения сигналов отрицательного ускорения, отличающееся тем, что, с целью повышения точности, оно снабжено блоком коррекции сигналов скорости с элемента / /, индикации на выходе, при этом

информационный вход блока коррекции связан с одним из выходов формирователя импульсов, первый информационный выход - с тактируемым входом распределителя интервалов времени, а первый, второй и третми управляющие входы - с выходом генератора тактовых импульсов и вторым и третьим выходами блока сравнения, причем блок коррекции сигналов скорости содержит счетчик импульсов, элемента памяти,

элемент И, D-триггер, RS-.триггер, элемент задержки, элемент сравнения, выходом которого образован первый выход блока, а входы соединены с выходами регистра и выходами одного из счетчиков импульсов,

один вход которого соединен с упомянутым выходом элемента сравнения, а другим входом и одним из входов D-триггера образо- взн информационный вход блока, а другой вход D-триггера соединен с собственным

инверсным выходом, соединенным с входом элемента задержки, а третий вход соединен с одним из выходов RS-триггерз, один из входов которого подключен к выходу элемента задержки, а другим входом и

одним из входов второго счетчика импульсов образован третий вход блока, причем второй выход RS-триггера соединен с одним из входов элемента И, другим входом которого образован первый вход блока, третий

вход элемента И соединен с вторым выходом D-триггера, а выход - с вторым входом второго счетчика, выходами которого, соединенными с информационными входами элемента памяти, образованы выходы блока

на элементы индикации, при этом входом разрешения записи элемента памяти образован вход блока, причем информационные выходы элемента памяти соединены с информационными входами регистра.

Фиг2