Цифровой адаптивный фильтр Советский патент 1993 года по МПК G06F15/353 H03H21/00 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в системах обработки радиолокационных, акустиче- с их и гидроакустических сигналов.

Цель предлагаемого изобретения - по- вншение точности фильтрации в условиях априорной неопределенности и при динамическом характере частотных свойств сигнала.

На фиг. 1 представлена структурная схе- ми цифрового полосового фильтра; на фиг, 2 - блок адаптации по частоте; на фиг. 3 - вариант построения устройства управления 6f оком адаптации по частоте (а) и времен- Ht 16 диаграммы, поясняющие его работу (б); не фиг. 4 - блок быстрого преобразования Фурье; на фиг. 5 - блок синхронизации.

Цифровой адаптивный фильтр содержит блок 1 цифрового полосового фильтра (МПФ), блок 2 аналого-цифрового преобразования (АЦП), блок 3 быстрого преобразования Фурье (БПФ), блок 4 адаптации по частоте (БАМ) и блок 5 синхронизации.

Первый вход блока 2 АЦП является входом устройства б, а первый выход соединен с первыми входами блока 1 ЦПФ и блока 3 БПФ. Первый и второй выходы блока 3 БПФ соединены с первым и вторым входами блока 4 БАЧ, первый и второй выходы которого соединены со вторым и третьим входами блока 1 ЦПФ, выход которого является выходом устройства 7. Первый С1, второй С2. третий СЗ и четвертый С4 выходы блока 5 синхронизации соединены соответственно со вторым входом блока 2 АЦП, вторым входом блока 3 БПФ, третьим входом блока 3 БПФ, который в свою очередь соединен с четвертым входом блока 1 ЦПФ, и третьим входом блока 4 БАЧ. Первый С5 и второй С6 входы блока 5 синхронизации соединены

со w -ч со

ю

ю

соответственно со вторым выходом блока 2 АЦИ и третьим выходом блока 3 БПФ.

Блок адаптации по частоте содержит постоянные запоминающие устройства 1-4, регистры 5-13. сумматоры 14, 15, вычитаю- щие устройства 16, 17, счетчик 18, логические элементы И 19, 20, мультиплексоры 21, 22 и устройство управления 23.

Первые входы мультиплексоров 21, 22 являются соответственно первым 24 и вто- рым 25 входами блока, а вторые входы - входами логического нуля, Выходы мультиплексоров соединены со входами соответственно регистров 5 и 6, выходы которых соединены со входами постоянных запоми- нающих устройств 1 и 2 соответственно. Выходы последних соединены соответственно с первым и вторым входами сумматора 13, выход которого соединен со входом постоянного запоминающего устройства 3, выход которого соединен со входом регистра 7, выход которого соединен с первым входом вычитающего устройства 16 и первым входом регистра 8. Выход регистра 8 соединен со вторым входом вычитающего устройства 15 и первым входом вычитающего устройства 17, второй вход которого является входом задания констант 24. Выход вычитающего устройства 15 соединен со входом логического элемента И 18, выход которого соеди- нен со вторыми входами регистров 8 и 9. Первый вход регистра 9 соединен с выходом счетчика 18, а выход - с первым входом регистра 10, второй вход которого соединен с выходом логического элемента И 20, вход которого соединен с выходом вычитающего устройства 17. Выход регистра 10 соединен с первым входом сумматора 14, второй вход которого соединен с выходом регистра 12, а выход - со входом регистра 13, выход кото- рого соединен со входами регистра 12 и постоянного запоминающего устройства 4, вход м выход которого являются выходами устройства 26 и 27 соответственно. Выходы У1-У7 устройства управления соединены с соответствующими управляющими входами регистров 5-7, 12, 13, счетчика 18, логических элементов И 19, 20 и постоянного запоминающего устройства 4, а вход С4 соединен с управляющими входами мульти- плексоров21,22 и является третьим входом блока.

Блок БПФ (фиг, 4) выполнен по авт. св. № 1233163 и содержит регистры 1-6, сумматоры 7-9, регистры 10 и 11 сумм, коммута- торы 12-15, умножитель 16, регистры произведений 17 и IBt буферные регистры 19-21, блоки памяти 22 и 23, формирователь 24 адреса и блок 25 сравнения. Входы 26 и 27 (комплексной) весовой функции, информационные входы 28 и 29 устройства, контрольный выход 30 и информационные выходы 31 и 32 устройства.

Блок синхронизации содержит формирователь 1 временных интервалов, счетчики 2 и 3, дешифраторы 4 и 5, триггер 6, логические элементы И 7-9, логический элемент НЕ 10, синхронизирующие выходы С1-С4 и синхронизирующие входы С5 и Сб.

Первый вход логического элемента И 7 является первым синхронизирующим входом С5 блока, а второй вход соединен с первым выходом формирователя 1 временных интервалов, второй выход которого является первым синхронизирующим выходом С1 блока, а третий выход соединен с первым входом логического элемента И 8, выходы логических элементов И 7 и 8 соединены с первыми входами соответственно первого 2 и второго 3 счетчиков, причем выход логического элемента И 7 является третьим синхронизирующим выходом СЗ блока. В ыходы счетчиков 2 и 3 соединены со входами соответственно первого 4 и второго 5 дешифраторов, выходы которых соединены соответственно со вторым входом счетчика 2, первым входом триггера б и вторым входом счетчика 3, вторым входом триггера 6. Выход триггера 6 соединен со входом логического элемента И 8 и является вторым синхронизирующим выходом С2 блока. Выход логического элемента НЕ 10 соединен с первым входом логического элемента И 9, второй вход которого является вторым синхронизирующим входом С5, а выход - четвертым синхронизирующим выходом С4 блока.

Устройство одновременно работает в двух режимах: непрерывное слежение за изменением спектральной структуры входного сигнала с автоматической настройкой центральной частоты полосы пропускания фильтра посредством блока 3 БПФ и блока 4 БАЧ и цифровая полосовая фильтрация посредством блока 1 ЦПФ. Блок 2 АЦП преобразует аналоговый входной сигнал в последовательность цифровых данных. Блок 5 синхронизации обеспечивает синхронную работу всех блоков, входящих в устройство.

Период дискретизации Т сигнала x(t) на входе 6 устройства определяется периодом поступления на управляющий вход блока 2 АЦП импульсов Запуск АЦП по синхронизирующему выходу С1. Каждый очередной импульс Запуск АЦП инициализирует аналого-цифровое преобразование, по завершении которого на синхронизирующем входе С5 формируется управляющий импульс Готовность АЦП. Последний в блоке J5 синхронизации преобразуется в сигнал

Прием входных данных, поступающий на соответствующие управляющие входы блока 1 ЦПФ и блока 3 БПФ по синхронизирующему выходу СЗ, и обеспечивает ввод цифровых данных х(пТ) с выхода блока 2 АЦП. Блок 3 БПФ последовательно реализует два режима: режим одновременного на- кспления по двум входным каналам (информационные входы 28 и 29) N-мерного мг ссива данных х(пТ) с последующим пре- образованием его по алгоритму БПФ и режим разделения каналов с непрерывным контролем правильности вычисления комплексных коэффициентов Фурье X(k) по каж- дс му k-му частотному каналу. П реключение режимов работы блока 3 БПФ выполняется управляющим сигналом Режим работы БПФ, поступающим в устройство управления блока 3 БПФ по синхРС

синхронизации. В случае, правильного вы- сления пары коэффициентов Фурье k-ro

чи

низирующему выходу С2 блока 5

ча ;тотного канала

Ak Re X(k). (k)J, , N-1, чтЬ определяется по совпадению результате з преобразования на контрольном выходе 30 блока 3 БПФ, на синхронизирующем вхэде С6 появляется управляющий сигнал Разрешение приема БАМ, который разре- uji 1ет выдачу управляющего сигнала Прием Б/.4 по синхронизирующему выходу С4 блока 5 синхронизации. Появление сигнала

«ронизации С4 с выхода блока синхро- нйзации 5 на соответствующем входе блока управления 23 обеспечивает его синхронный запуск на один цикл работы блока адаптации по частоте 4 (см. фиг. 3). При этом

вредная пара коэффициентов Фурье (Ak,

оч

вводится с выходов 31 и 32 блока 3 БПФ злок 4 БАЧ по входам 24 и 25. В случае правильного вычисления пары коэффици- тов Фурье {Ak, 8k) прохождение их в блок

не еь

4 БАЧ блокируется и по нулевому уровню управляющего сигнала Прием БАЧ через входные мультиплексоры 21 и 22 блока 4 Б/ ,4 вводятся нулевые значения пары коэф- ф1 циентов Фурье. По окончании приема N- м рной последовательности коэффициенте з Фурье (Ak, Bk), . N-1, используя пол- ученную информацию о спектральной ст эуктуре сигнала, блок 4 БАЧ настраивает вн утренний генератор центральной частоты пс лосы пропускания блока 1 ЦПФ на центр тяжести полосы частот. Процесс самонаст- рейки устройства повторяется с периодом, ргвнымМТ.

Блок адаптации по частоте (фиг, 2) реализует следующие функции:

0 5

0

5

0

5

0

5 0 5

вычисление модуля коэффициентов Фурье (Ak, Bk) по алгоритму Fic vAk 4- Bk , с использованием постоянных запоминающих устройств 1-3, регистров 5, 6 и сумматора 13;

определение положения центра тяжести Ко полосы частот по алгоритму поиска максимума модуля коэффициентов Фурье Fk на множестве частот , N-1:

Fko°max Fk,

, N-1

где k0 - значение частоты, на которой достигается максимум дискретной функции Fk, с использованием регистров 7-9, вычитающего устройства 15, счетчика 17 и логического элемента И 18;

принятие решения о необходимости перестройки центральной частоты полосы пропускания ЦПФ по алгоритму сравнения значений максимума коэффициентов Фурье Fko и априорно заданного порога на входе задания констант 23, вычитающего устройства 16 и логического элементе И 19;

непрерывная генерация синусно-коси- нусной модулирующей функции {sin k0 п. cos k0 п}, с испаяьзованием постоянного запоминающего устройства 4, регистров 10-12 и сумматора 14,

Управление работой блоха БАЧ реалн зуется устройством управления 22, вариант построения которого представлен на фчг За. Устройство управления 22 содержит е- нератор 1 тактовых импульсов, счетчик 2, дешифраторы 3, 4. триггер 5, логические элементы И 6, 7, логические элементы НЕ 9, 10 и генерирует последовательность управляющих сигналов У1-У7 (фиг. 3,6). При этом управляющие сигналы Уб, У7 с выхода генератора тактовых импульсов формируются непрерывно, а последовательность управляющих сигналов У1-У только на интервале приема данных по информационным входам 24 и 25. Начало интервала приема опре- деляется положительным перепадом управляющего сигнала на синхронизирующем входе С4, а конец - управляющим импульсом У5, появляющимся на выходе дешифратора 3 по окончании приема последней N-й пары коэффициентов Фурье. В течение всего указанного интервала времени на выходе триггера 5 поддерживается единичное состояние, которое разрешает прохождение тактовых импульсов с выхода генератора 1 на схему формирования управляющих импульсов У1-У4 через логический элемент И 6.

В момент начала приема последова- тельности данных (Ак, BK), , N-1, по информационным входам 24 и 25 на выходе

дешифратора 4 устройства управления 22 формируется управляющий импульс УЗ, устанавливающий регистры 7, 8 и 12 и счетчик 17 в исходное нулевое состояние. Первым управляющим импульсом У1 выполняется ввод первой лары коэффициентов Фурье (Ai, Bi) в регистры 5 и 6, выходы которых подключены к адресным входам постоянных запоминающих устройств 1 и 3, содержащих в своих ячейках памяти значения квадратов данных на адресных входах. Пара чисел (Ai2, Bi2), считываемых на информационных выходах постоянных запоминакщих устройств 1 и 2, проходя через сумматор 13, преобразуется в сумму (Аг+Вг), поступающую на адресный вход постоянного запоминающего устройства 3, содержащего в своих ячейках памяти значения квадратных корней данных на адресном входе. Ввод модуля первой пары коэффициентов Фурье Fi /Ai 2 4- Bi 2 в регистр 7 выполняется передним фронтом первого управляющего импульса У2. Одновременно содержимое счетчика 17 увеличивается на единицу 1с k+1 (при нулевом исходном состоянии счет- чика 17 на первом шаге обработки ). Далее содержимое регистра 7 (значение числа FI) вычитается из содержимого регистра 8.(исходное нулевое значение) и при отрицательном результате операции на знаковом выходе вычитающего устройства 17 формируется единичный уровень, разрешающий прохождение управляющего импульса У 4 через логический элемент И 18 на управляющие входы регистров 8 и 9, При этом содержимое регистра 7 (значение числа FI) и счетчика 18 (значение частоты ) записывается в регистры 8 и 9 соответствен; но. На всех последующих шагах: , N-1 процесс приема и преобразования последовательности пар коэффициентов Фурье (Ak, Bk) повторяется аналогично. В результате обработки N-мерной последовательности входных данных в регистре 8 устанавливается значение максимума модулей коэффициентов Фурье на множестве частот , N-1, а в регистре 9 - соответствующее значение частоты . По окончании выполнения последовательности указанных выше преобразований значение максимума Fko сравнивается с пороговым значением на входе задания констант, и в случае превышения порога на знаковом выходе вычитающего устройства 16 формируется сигнал разрешения передачи через логический элемент И 19 управляющего импульса У5 на управляющий вход регистра 10. При этом содержимое k0 регистра 9 перезаписывается в регистр 10 и этим самым, как будет

показано ниже, осуществляется перестройка фильтра на новое значение центральной частоты полосы пропускания.

Для генерации синусно-косинусной модулирующей функции произвольной k-й частоты (, N-1) используется простое свойство дискретных тригонометрических функций, заключающееся в том, что все значения k-й частоты могут быть получены из

0 значений 1-й частоты путем прореживания отсчетов последней с коэффициентом k и сжатием временной оси в k раз. С этой целью в состав генератора включено постоянное запоминающее устройство 4, содер5 жащее в своих ячейках памяти значения отсчетов первой частоты синусно-косинусной моделирующей функции на полном ее периоде. При единичном значении содержимого регистра 10 () на каждом такте

0 вычисления посредством управляющих импульсов У6 и У7 содержимое регистра 12 увеличивается на единицу, и с выхода 27 блока БАЧ считывается значение очередного отсчета первой частоты синусно-косинус5 ной модулирующей функции. Переключение с синусного на косинусный канал выполняется управляющим импульсом У6 на старшем разряде адресного входа постоянного запоминающего устройства 4. При произ0 вольном значении содержимого регистра 10 () содержимое регистра 12с каждым тактом вычисления увеличивается на k0, реализуя тем самым эффект прореживания отсчетов первой частоты с коэффициентом

5 прореживания ko. В этом случае с выхода 27 блока БАЧ последовательно считываются значения отсчетов ko-й частоты синусно-косинусной модулирующей функции. Одно- временно по выходу 26 блока БАЧ

0 выводится адрес отсчетов ko-й частоты для управления записью в память коэффициентов блока ЦПФ.

Блок синхронизации (фиг. 5) формирует совокупность сигналов синхронизации С15 С4 в следующей последовательности. Формирователь 1 временных интервалов по первому выходу, являющемуся синхронизи-. рующим выходом С1 блока, периодически с периодом, равным интервалу дискретиза0 ции Т, генерирует последовательность импульсов Запуск АЦП, а по второму выходу с тем же периодом Т, hfb с временной задержкой, определяемой временем аналого- цифрового преобразования, - последова5 тельнрсть импульсов Прием входных данных. Сигнал Готовность АЦП на синхронизирующем входе С5 разрешает прохождение последовательности импульсов Прием входных данных41 на синхрони- эирующей выход СЗ через логический

элемент И 7. Счетчик 2 и дешифратор 4 задают длительность интервала реализации эежима БПФ-преобразование N-мерной последовательности входных данных, а счетчик 3 и дешифратор 5 - длительность интервала реализации режима Разделение спектров и контроль. Фактическая длительность реализации каждого из указанных режимов работы блока БПФ определяется как настройкой дешифраторов 4 и 5 на соответствующее конечное состояние счетчиков 2 и 3, так и периодом следования импульсов счета с выходов логических элементов И 7 и 8. Триггер б, изменяя свое состояние на противоположное при достижении конечного состояния счетчиков 2 и 3, формирует на синхронизирующем выходе С2 блока сигнал Режим работы БПФ. Если на синхронизирующем зыходе С2 устанавливается единичное состояние, то выполняется БПФ-лреобразо- зание, в противном случае - разделение :пектров и контроль каналов. В случае правильного результата преобразований на :инхронизирующем входе С6 блока устанавливается единичное состояние и на синхронизирующем выходе С4 блока формируется вправляющий сигнал Прием БАЧ.

Таким образом, введение дополнительных блоков и связей позволяет обеспечить юзможность непрерывного слежения за из- иенением положения центра тяжести :пектра входного сигнала и автоматическую настройку цифрового полосового фильтра ю центральной частоте полосы пропускания, что в конечном счете повышает точ- юсть фильтрации в условиях априорной определенности и динамическом харак- ере частотных свойств сигналов. | Фор м у лаизобретения j Цифровой адаптивный фильтр, содержащий блок цифровой полосовой фильтрации и блок синхронизации, первый актовый вход которого подключен к такто- пому входу блока цифровой полосовой оильтрации, выход которого является ин- оормационным -выходом фильтра, о т л. и - а ю щ и и с я тем, что, с целью повышения т очности, в него введены блок адаптации по 1астоте, блок быстрого преобразования Фурье и аналого-цифровой преобразователь, выход которого подключен к информационному входу блока цифровой полосовой оильтрации и информационному входу бло- ta быстрого преобразования Фурье, выходы реальной и мнимой частей результата которого подключены соответственно к пер- сому и второму информационным входам {лока адаптации по частоте, первый и вто- рой выходы которого подключены к входам

соответственно реальной и мнимой частей коэффициентов блока цифровой полосовой фильтрации, первый-четвертый тактовые выходы блока синхронизации подключены

соответственно к входу синхронизации приема и входу выбора режима блока быстрого преобразования Фурье, к тактовому входу аналого-цифрового преобразователя и тактовому входу блока адаптации по частоте,

0 выход окончания вычислений блока быстрого преобразования Фурье подключен к первому синхронизирующему входу блока синхронизации, второй синхронизирующий вход которого подключен к выходу оконча5 ния преобразования аналого-цифрового преобразователя, информационный вход которого является информационным входом фильтра, причем блок адаптации по частоте содержит четыре узла постоянной

0 памяти, восемь регистров, два сумматора, два вычитателя. два элемента И, счетчик, узел управления и два мультиплексора, выходы которых подключены к информационным входам соответственно первого и

5 второго регистров, выходы которых подключены к адресным входам соответственно первого и второго узлов постоянной памяти, выходы которых подключены соответственно к первому и второму входам первого сум0 матора, выход которого подключен s адресному входу третьего узла постоянно памяти, выход которого подключен к информационному входу третьего регистра, выход которого подключен к первому входу вычи5 тателя и информационному входу четвертого регистра, выход которого подключен к первому входу второго вычитателя и второму входу первого вычитателя, выход которого подключен к первому входу первого

0 элемента И, выход которого подключен к тактовым входам четвертого регистра и пятого регистра, выход которого подключен к информационному входу шестого регистра, выход которого подключен к первому входу

5 второго сумматора, выход которого подключен к информационному входу седьмого регистра, выход которого является первым выходом блока и подключен к первому адресному входу четвертого узла постоянной

0 памяти и информационному входу восьмого регистра, выход которого подключен к второму входу второго сумматора, входом задания константы блока является второй вход второго вычитателя, выход которого под5 ключей к первому входу второго элемента И, выход которого подключен к тактовому входу шестого регистра, управляющие входы первого и второго мультиплексоров подключены к тактовому входу блока, первым м вторым информационными входами которого являются первые информационные входы соответственно первого и второго мультиплексоров, вторые информационные входы которых подключены к входу логического нуля блока, вторым выходом которого является выход четвертого узла постоянной памяти, первый выход узла управления подключен к тактовым входам первого и второго регистров, второй выход узла управления подключен к тактовому входу третьего регистра и к четвертому входу счетчика, третий выход узла управления подключен к входам

обнуления счетчика, третьего, четвертого и седьмого регистров, четвертый и пятый выходы узла управления подключены к вторым входам соответственно первого и второго элементов И, шестой выход узла управления . подключен к тактовому входу седьмого регистра и второму адресному входу четвертого узла постоянной памяти, седьмой выход узла управления подключен к тактовому входу восьмого регистра, а вход запуска узла управления подключен к тактовому входу блока.

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в системах цифровой обработки сигналов. Цель изобретения - повышение точности фильтраций в условиях априорной неопределенности и при динамическом характере частотных свойств входного сигнала за счет обеспечения возможности непрерывнсго слежения за изменением положения центра тяжести его спектра и автоматической настройки фильтра по центральной частоте полосы пропускания. С этой целью в устройство, содержащее блок цифровой полосовой фильтрации и блок синхронизации, дополнительно введены блок адаптации по частоте, блок быстрого преобразования Фурье и аналого-цифровой преобразо 8 тель. 5 ил.

Cf

С5

сг

Фиг.1

J

ИМИ

(риг. 2

Сб

сз

м

т/

Ј

ITU

27