УСТРОЙСТВО ДЛЯ ПОЛУЧЕНИЯ КОНТРОЛЬНОГО КОДА ЧИСЛА Советский патент 1967 года по МПК G06F11/08 

Известные устройства для получения контрольного кода числа, содержащие регистрсумматор, схемы совпадения и собирательные схемы, сложны и имеют .низкое быстродействие.

Предложенное устройство отличается от известных тем, что в нем выходы разрядов старших групп регистра соединены с входами схем совпадения, на вторые входы которых поданы управляющие сигналы, а их выходы соединены с входами собирательных схел1, выходы которых, в свою очередь, соединены с входами разрядов младших групп регистра.

Это позволяет значительно сократить оборудование и повысить эффективность системы контроля арифметических устройств УВМ без снижения быстродействия.

На чертеже дапа функциональная схема предложенного устройства.

Основным узлом устройства является М-разрядный регистр-сумматор /, предпазначенный для хранения исходного двоичного числа х, получения н хранения результатов промежуточных преобразований и окончательного результата Л , сравнимого с исходным числом по модулю Ь. Регистр-сумматор разбит справа налево на q групп по Р, (2) разрядов в каждой группе. Если М не делится на Р/ (2) без остатка, то неполной группой делается последняя. Все группы регистра-сумматора разделены на две части так, что в каждой части либо одинаковое число групп, если д четно, либо в правой на единицу больше, если q нечетно. Правая часть регистра-сумматора собрана на статических триггерах 2 (разряды младших групп регистра) со счетным входом, причем триггеры каждой группы объединены в Р (2)-разрядный сумматор с циклическил переносом. Левая часть регистра-сумматора собрана на статических триггерах 3 (разряды старших групп регистра) с раздельным входом. Триггеры 3 между собой не связаны.

Схемы совпадения 4 н собирательные схемы 5 предназначены для суммирования Р,, (2)-разрядных групп исходного числа. Суммирование осуществляется под воздействием управляющих сигналов 6,7,..., Р. Общее число/г. управляющих сигналов равно наименьшему целому числу, прп котором выполпяется соотношение

20

n -logo д.

Построение устройства для свертки двоичных кодов по данной схеме объясняется тем,

что каждая Р, (2)-разрядная группа исходного числа X участвует в сложении только один раз. Поэтому удается использовать одно оборудование, как для хранения исходных и промежуточных результатов, так и для нх полуВыполнение .правой половины регистра-сумматора в виде совокупности /- (2)-разрядных сумматоров позволяет значительно сократить требуемое число тактов суммирования. При этом сокраш;ается время выполнения операпии свертки и упрощается блок местного управления, так как требуется меньшее число управляющих сигналов. Например, для рассмотренного выше примера при выполиении операпии свертки на даином устройстве требуется для производства 6 суммироваиий всего 3 такта.

Устройство работает следующим образом.

Предварительно все триггеры регистра-сумматора устанавливаются в нулевое состояние (цепи сброса в нуль па чертеже не показаны). Затем на регистр-сумматор записывается исходное двоичное число х. После записи блок местного управления вырабатывает серию изд управляющих сигпалов (6, 7, ..., Р). Сигналом 6 каждая группа левой части регистра-сумматора суммируется по модулю 2()-1 с одной из групп правой его части. Затем сигналом 7 каждую группу левой половины получившегося промежуточного результата суммируют с одной из групп его половины, п т. д.

После прихода сигиала Яна младших Я (2) разрядах регистра-сумматора получается окончательный результат х .

Выделение контрольного кода из получившегося числа х может быть осуществлено как комбииациоипой, так и накапливающей схемой. Выбор той или иной схемы зависит от значения модуля Ь. Следует отметить, что в случае 6 контрольный код получается непосредственно после выполнения операции свертки.

Предмет изобретения

Устройство для получения контрольного кода числа, содержащее регистр-сумматор, схемы совпадения и собирательные схемы, отличающееся тем, что, с целью упрощения устройства и сокращения времени формирования

контрольных кодов, в нем выходы разрядов старших групп регистра соединены с входами схем совпадения, па вторые входы которых поданы управляющие сигналы, а их выходы соедипеиы с входами собирательных схем, выходы которых, в свою очередь, соединены с входами разрядов младщих групп регистра.