ДЕСЯТИЧНЫЙ СУММАТОР Советский патент 1969 года по МПК G06F7/50 

Известен десятичный сумматор, содержащий четыре полных двоичных сумматора с поразрядным переносом внутри тетрады и работающий с применением цепи коррекций.

Предложенный десятичный сумматор содержит ряд связанных цепями переноса устройств сложения двух десятичных одноразрядных чисел (тетрад), каждое из которых состоит из четырех устройств выработки выходного сигнала суммы, соответственно в разрядах единиц, двоек, четверок и восьмерок, а также устройств выработки сигналов переноса и отсутствия переноса в следующую тетраду, и отличается тем, что каждое из устройств выработки сигналов суммы соединено со входами слагаемых соответствующих двоичных разрядов, а также со входами слагаемых предыдущих двоичных разрядов и со входами переноса и отсутствия переноса из предыдущей тетрады. Устройства выработки сигналов переноса и отсутствия переноса в следующую тетраду соединены также со входами всех разрядов слагаемых и со входом переноса из предыдущей тетрады, причем устройство выработки сигнала отсутствия переноса в следующую тетраду, кроме того, соединено со входом отсутствия переноса из предыдущей тетрады.

Это повышает быстродействие описываемого сумматора.

Сумматор отличается тем, что, с целью обнаружения ошибок, каледое устройство слол :ения двух десятичных чисел содержит устройство контроля выходных сигналов, соединенное с выходами устройств выработки сигналов суммы трех старших разрядов и устройств выработки сигналов переноса.

На фиг. 1 изображено устройство образования i-й тетрады суммы; на фиг. 2 - устройство Б для образования выходного сигнала суммы 5i в первом разряде i-ii тетрады суммы; на фиг. 3 - устройство S2 для образования выходного сигнала суммы So в разряде двоек i-ii тетрады; на фиг. 4 - устройство 4

для образования выходного сигнала S в разряде четверок /-и тетрады; на фиг. 5 - устройство Ss для образования выходного сигнала Sg в разряде восьмерок i-n тетрады суммы; на фиг. 6 - устройство Z для образования

сигнала десятичного иереноса в (1-|-1)-ю тетраду; на фиг. 7 - устройство Z для образования сигнала Et.i , сигнализирующего об отсутствии переноса в (1-{-1)-ю тетраду; на фиг. 8 - устройство контроля М.

На чертежах приняты следующие условные обозначения: Х и YI, Xj и Y, Х и У, Х и Уе- сигналы разрядов слагаемых; ( - EI - сигналы наличия и отсутствия переноса из пресоответственно из i-fi в ()-ю тетраду; /л/ - сигнал ошибки.

На вход устройства Us подаются сигналы Xg, Хц, Xz, Xi, YS, 4, 2, ь f; и их инверсии. На вход устройства 24 подаются сигналы Хи, Xz, X-i, Y, 2, У, EI и их инверсии.

На вход устройства Еа подаются сигналы Xz, Х, Kg, У, ЕI и их инверсии. На вход устройства 2i подаются сигналы Xi, У, EI и их инверсии. На вход устройств Z и .Z подаются сигналы 8, Xi, Xz, Xi, У, У, УЗ, i и их инверсии, а также / . На вход устройства Z заведен, кроме того, сигнал Е . На выходе появляются сигналы Еi ..I и ;-, , которые дают информацию о наличии или отсутствии переноса в старшую (г-)-1)-ю тетраду.

На вход устройства М заведены сигналы 5s, 4, 52, Е i.i , Е I . Ноявленне на выходе единичного сигнала т/ свидетельствует о наличии контролируемой ошибки в /-и тетраде.

Функциональная схема десятичного сумматора может быть выполнена из переключателей «И, переключателей «ИЛИ и инверторов или из элементов «НЕ-И. Узлы Не, , Sg, 2i, Z и Z каладой тетрады построены так, что выходы устройств образования переноса и отсутствия переноса из младшей тетрады заведены в предпоследние каскады перечисленных узлов.

В рабочем состояиии, когда на входы устройств поразрядного суммирования и образования сигналов переноса и отсутствия переноса одновременно поступают соответствующие сигналы, эти устройства выдают единичный сигнал, если выполнено одно из специальных логических условий. В противном случае на выходе названных устройств будет нулевой сигнал. Сигналы Е и EI , образованные соответствующими устройствами в (-1)-й тетраде суммы, ноступают в узлы Ss, S4, На, 2i, Z и Z 1-й тетрады суммы.

Превышение содержимым тетрады числа девять является контролируемой ошибкой. Контролируется также одновременное появление или единичных или нулевых сигналов и из каждой тетрады. Когда произойдет контролируемая ошибка, то устройство выдаст единичный сигнал /и.

Нредмет изобретения

1.Десятичный сумматор, содержащий связанные цепями переноса устройства сложения двух десятичных одноразрядных чисел

(тетрады), каждое из которых состоит из четырех устройств выработки выходного сигнала суммы, соответственно в разрядах единиц, двоек, четверок и восьмерок, а также устройств выработки сигналов переноса и отсутствия переноса в следующую тетраду, отличающийся тем, что, с целью повышения быстродействия, каждое из устройств выработки сигналов суммы соединено со входами слагаемых соответствующих двоичных разрядов, а

также со входами слагаемых предыдущих двоичных разрядов и со входами переноса и отсутствия иереноса из предыдущей тетрады; устройства выработки сигналов переноса и отсутствия переноса в следующую тетраду

соединены также со входами всех разрядов слагаемых и со входом переноса из предыдущей тетрады, причем устройство выработки сигнала отсутствия переноса в следующую тетраду, кроме того, соединено со входом отсутствия переноса из предыдущей тетрады.

2.Сумматор по п. 1, отличающийся тем, что, с целью обнаружения ошибок, каждое устройство сложения двух десятичных чисел содержит устройство контроля выходных сигналов, соединенное с выходами устройств выработки сигналов суммы трех старших разрядов и устройств выработки сигналов иереноса.

/Г, д itX, У, i.х, у, EI-Гт у, f,

m ш

5, У УЛУ, ; - -i УЛУ,У1. У, 34 г .,..ж г5,У, иг 3 гУ,У, У, УгУ, « - , й.„М№

,- у y,jk - А У: И i; ly, , Д з; у у, ь, у УМШШ Ж

ГГ

У,i вУzУвУгУ Уд У г У « в « « 36 У

mi

5

t 4 Xf X,

& 5 fe-f/

/.7 fL