ЭЛЕМЕНТ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ С ПЕРЕМЕННОЙ СТРУКТУРОЙ НАСТРОЙКИ Советский патент 1970 года по МПК G06F1/04 

Предлагаемый элемент предназначен для применения в области вычислительной техники и автоматики.

Известны элементы вычислительной среды с переменной структурой настройки, недостатком которых является сложность конструкции л сравнительно большое число внешних выводов. Это связано с тем, что информация настройки и обрабатываемая информация подаются на элемент по различным входам и снимаются с элемента с различных выходов. Для этого в элементе имеются логические и возбуждающие входы, логические и возбуждающие выходы. Кроме этого, в элелтенте отсутствует совмещение схем, выполняющих функции системы настройки (системы выборки) со схемами, выполняющими функции логического элемента. Это не позволяет использовать оборудование системы настройки для выполнения функций логического элемента и наоборот.

Для упрощения конструкции в предлагаемом элементе логические входы совмещены с возбуждающими входами, а логические выходы - с возбуждающими выходами. Совмещение входов дает возможность еще больще упростить конструкцию элемента за счет совмещения логических схем системы настройки с логическими схемами логического элемента, что позволяет использовать оборудование системы настройки для выполненияфункций логического элемента.

Предлагаемый элемент вычислительной среды с переменной структурой настройки отличается от известных тем, что в нем первый источник управляющих сигналов соединен с первьга входом первой схемы «ИЛИ, выход которой подключен ко входу установки в нуль устройства хранения, информации, второй вход первой -схемы «сИЛИ подключен к выходу первой схемы «И, лервый ВХОД которой подключен ко входу источника управляющих сигналов, второй вход первой схемы «И, первый вход второй схемы «И и выход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственно к третьему источнику управляющих сигналов и к выходу второй схемы «ИЛИ, входы которой подключены к нервой группе входных полюсов, выход второй схемы «И подключен ко входу управления приемом информации в зстройство хранения информации, информационные входы устройства хранения информации и .первые входы схемы «И выбора направления передачи информации подключены ко второй группе входных полюсов, выходы устройства хранения информации через схемы «ИЛИ подключены соответственно ко вторым .входам схем «И выбора направления передачи информации, вторые входы указанных, схем «ИЛИ и второй вход схемы «И подключены к четвертому источнику управляющих сигналов, третьи входы схем «И выбора нанравления передачи информации иодсоединены к выходу третьей схемы «ИЛИ, один ВХод которой подключен к выходу третьей схемы «И, а другой .подключен к выходу схемы «ИЛИ-НЕ, .первый .вход третьей схемы «И и первый вход схемы «ИЛИ-НЕ подключены к четвертому .источнику управляющих сигналов, второй вход третьей схемы «И подсоединен к выходу ли«ии задержки, второй вход схемы «ИЛИ-НЕ подключен к выходу линии задержки, выходы схем «И выбора направления передачи информации подключены к логическим выходам элемента вычислительной .среды. На чертеже приведена функциональная схема элемента .вычислительной среды с перемен.ной структурой настройки. На чертеже использованы следующие обозначения: TI-TS - триггеры (триггер TI выполняет функцию триггера активности); - схемы, реализующие логическую операцию «конъюнкция ; ИЛИ -ИЛИ-;-схемы, реализующие логическую операцию «дизъ.юнкция ; ЛЗ - линия задержки; .полюс HI предназначен для установки в «нуль тригге.ров устройства хранения информации (триггеров ); полюс riz предназначен для установки в «нуль триггеров Га--Т .при условии, .что триггер активности (Т) находится в состоянии «единица ; полюС Яз предназначен для установки в «нуль триггера активности; полюсы Я4-П - для приема логических сигналов и сигналов возбуждения; полюс Яа - для задания режима работы элемента; полюсы - для приема кода настройки н сигналов о выборе направления передачи сигнала, устанавливающего в «единицу триггеры активности соседних элементов; полюсы //is-Я16 логические и возбуждающие выходы элемента. Полюсы Я4-П образуют первую группу входных полюсов (в дальнейщем названы логическими входами элемента, а .полюсы Л13-Я б - логическими выходами элемента). Полюсы Яз-Я12 образуют вторую группу входных полюсов. Триггеры и схемы образуют устройство хранения информации. Схемы предназначены для подачи в режиме «настройка сигналов «единица на входы схем Яв-И. Это дает возможность осуществлять выбор направления передачи возбуждения независимо от состояния триггеров , для чего в режиме «настройка на вход П& подается сигнал «единица, который также разрешает прохождение сигналов с выхода линии задержки на входы схемы Яв-Яц (без инверсии), и с выхода триггера активности на управляющий вход устройства .хранения информации. Эти сигналы с выхода линии задержки поступают на вход схемы ИЛИз с выхода схемы Яз (на второй вход схемы Яа в режиме «настройка подается разрещающий сигнал). хождение сигналов с выхода линий зэдержки на выходные логические полюсы элемента через схему «ИЛИ-НЕ (с инверсией). Введение инверсии на пути передачи сигналов от входов на выходы Я1з-Пц в режиме «вычисление необходимо для получения функционально полного логического элемента. Схема Яг предназначена для исключения влияния выходных сигналов триггера Т на состояние .триггеров устройства хранения в режиме «вычисление. Один из алгоритмов работы вычислительной среды, построенной на основе предлагаемого элемента, состоит из следующих основных этапов. 1.Подача сигнала «единица на вход Яз, что обеспечивает режим «настройка. 2.Установка в «нуль триггеров активности .(Ti) и триггеров устройства хранения информации (2-TS) всех элементов среды, для чего подаются сигналы на полюсы П и Яз. 3.Установка в «единицу триггера активно.сти элемента, .расположенного на грани поля вычислительной среды. Для этого подается сигнал на один из его логических входов П,-П,. 4.Подача .на входы кода настройки. 5.Установка в «нуль триггера активности сигнало.м, подаваемым на полюс Яз, и подача вслед за этим сигналом установки в «единицу триггера активности одного из соседних элементов (по входам Яд-Я12). 6.Настройка следующего элемента осуществляется согласно пп. 2-5 и т. д. до тех пор, пока не будут настроены все элементы среды, входящие В реализуемую схему. 7.Подача сигнала «нуль на вход Яв и сигнала «единица на входы Яд-Я12, что задает режим «вычисление. 8. Ввод .информа.ции, подлежащей обработке в вычислительной среде, и обработка ее. Предлагаемый элемент дает возможность производить настройку вычислительной среды .как по одной щепочке, так и по нескольким цепочкам параллельно. Локализация неисправностей в системе настройки элемента может быть осуществлена известным способом. Заметим, что логические возможности описываемого элемента могут быть расширены; если ввести управление входами схемы Яз и «ИЛИ-НЕ ; подключенным к полюсу Яв сигналом с дополнительного триггера, то логический элемент можно будет настраивать на передачи сигналов как с инверсией, так и без инверсии. В общем случае логические возможности элемента могут быть расширены путем введеия дополнительных триггеров в устройство ранения информации, выходные сигналы котоых используются для настройки логического лемента на реализацию требуемой логической ункции из заданного набора, который может ключать в себя все функции от входных перелогического элемента (универсального многололюсника) подключить к логическим входам элемента среды, управляющие входы логического элемента .подключить к выходам дополнительных триггеров устройства хранения информации, выход логического элемента -через первый -вентиль и схему «ИЛИ подсоединить .ко входам схем «И выбора направления, а . второй ВХОД схемы «Р1ЛИ - через второй вентиль к выходу линии задержки; вторые входы первого и .второго вентилей служат для подачи сигналов, определяющих режим работы вычислительной среды («настройка или «вычисление). Отметим, что схемы в элементе могут отсутствовать, при этом выходы устройства хранения информации подключаются ко входам схем выбора направлений непосредственно. В таком элементе возможные направления передачи настроечной информации определяются состоянием триггеров устройства хранения информации, так как в вычислительной среде, построенной на базе этого элемента, настройку наиболее целесообразно вести по цепочкам, совпадающим с путями передачи логической информации в реализуемой схеме.

Вычислительная среда, выполненная на базе предлагаемого элемента, может быть использована для построения запоминающего устройства.

Предмет изобретения

Элемент вычислительной среды с переменной структурой настройки, содержащий устройство хранения информации, триггер активности, логические схемы и линию задержки, отличающийся тем, что, с .целью упрощения конструкции, в нем первый источник управляющих сигналов соединен с .первым входом первой схемы «ИЛИ, выход которой подключен ко входу

установки в нуль устройства хранения информации, второй вход первой схемы «ИЛИ подключен к выходу первой схемы «И, первый вход которой подключен ко входу источника управляющих сигналов, второй вход первой схемы «И, первый вход второй схемы «И и вход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственио к третьему источнику управляющих сигналов и к выходу второй схемы «ИЛИ, входы которой подключены к первой группе входных полюсов, выход второй схемы «И подключен ко входу управления приемом информации в уст.ройство хранения информации, информационные входы устройства хранения информации и первые входы -схем «И выбора направле.ния передачи информации подключены ко втс.рой группе входных полюсов, выходы устройства хранения информации через схемы .«ИЛИ подключены соответственно ко вторым входам схем «И выбора направления передачи информации, вторые входы указанных схем «ИЛИ и второй вход второй схемы «И

.подключены к четвертому источнику управляющих сигналов, третьи входы схем «И выбора направления передачи информации подсоединены к выходу третьей схемы «ИЛИ, один .вход которой подключен к выходу третьей схе.мы «И, а другой подключен к выходу схемы «ИЛИ-НЕ, первый вход третьей схемы «И и первый вход схемы «ИЛИ-НЕ подключены к четвертому источнику управляющих сигналов, второй вход третьей схемы «И подсоединен к выходу линии задержки, второй ход схемы «ИЛИ-НЕ подключен к выходу линии задержки, выходы схем «И выбора наравления передачи информации подключены к логическим выходам элемента вычислительной среды.

М

/7 /75/7 7

/ f-f t

Пе