ОСЕГСОЮЗНАЯ1,- т • >&' •' I' л .. v' •'';! с Li' и' [!. i_r::i.U-lLAii:i it HftfгыР.ПИГ>&^ГЦА Советский патент 1971 года по МПК G06G7/14 

Изобретение -может .найти применение в электронных, :радиотехвичесюих и измерительных установках, в частности, для .контроля различных объектов и процессов, информация о состоянии которых поступает от частотных датчиков.

Известен ч астотно - импульсный суммирующе-выч:итающнй операционный узел, который позволяет осуществить .вычитание одной носледователь;ност1и входньгх импульсов из другой последовательности при ра|Вномерном изменении частоты.

В известном уст1ройстве наличие задержки с фиксироваиным значением приводит к Л.ОЖ1НОМУ выходному сигналу пр.и .равенстве частот и фазовом сдвиге между входным.и импульсами по величи.не меньше величины задержки.

Целью .настоящего изобретения является исключение возможности появления ложных выходных сигналов при равных независимых частотах входных |С.игналов .независимо от хар-актера изменения и вел.ичи.ны фазрвого .

Поставлен.на.я цель достигается тем, что устройство содержит в каждом идентичном полукаи-але схему синхронизации, один выход которой подключен ко .БХ.О.ДУ схемы запрета и входу схем совпадения своего канала, а второй в.ход подключен ко входу схемы запрета

и схем совпадения другого канала. Выход схемы запрета первого канала подключен к разрещающему входу первой триггериой ячейки своего канала и к запрещающему входу первой тр1иггерной ячейки другого ка.нал-а. Разрешающие вы.чоды первых ячеек обоих каналов подключены ко .входам схем со-впадения своего канала, выходы которых подключены к разрешающим входам вторых триггерных ячеек своего канала и к запрещающим входам вторых триггерных ячеек другого канала. Разрешающий выход второй триггер.ной ячейки каждого канала подключен ко входу второй схемы

совпадения, выход которой подключен к запрещающим входам триггерных ячеек своего ка.нала.

На чертеже изображена функциональная схема частотно-импульсного вычитающего устройства.

Предлагаемое устройство содержит схемы синхронизации /, 2; схемы запрета, выполненные на схемах совпадения 5, 4, четыре ячейки памяти знака .« величины разности, выполненные на триггерах 5-8, л четыре дешифратора, выполненные на схемах совпадения 9-12.

П льсов /I ,й /2 поетупают на еоответствуюЩие входы схемы синхрон.изацил I .и 2.

Если фазовый сдв1ИГ между импульсами t ocлeдoвateльнocтeй /j и /2 равен нулю то на входы Схемы совпадения 3, 4 поступают запрещающие потенциалы с выхода схем синхрон.изации 2 1 соответственно. Если фазовый сдвиг между ;импульсами сипналов .не paiBeH нулю, то разрешение будет на обоих входах схем соввадения 3 « 4.

Импульсы с выхода схе,мы совпадения : поступают на разрешающий вход триггера 5 и запрещающий вход триггера 6. Импульсы с выхода схемы совпадения 4 поступают иа разрешающий вход триггера 6 ,и запрещаюишй (ВХОД триггера 5.

С пр иходОМ .разрешения одновременно .на три входа схем совпадения 9 и 10 «а выходы поступят импульсы такта /2. Импульсы с выхода схемы совпадения 9 поступят на разрешаюп1нй вход триггера 7 и запрещающ1ий вход триггера 8. Импульсы с выхода схемы Совпадан.ня 10 поступят иа раз.решающий вход триггера 8 и запрещающий вход триггера 7.

. С-;приходом одновременного разрещания на четьфе входа схемы совпадения 11 на выходе получим и.мпульсы с частотой-Ц,- ..

С приходом разрещения одновременно н-а четыре .входа схемы совпадения 12 .на выходе ПОЛУЧИМ .ИМПУЛЬСЫ с частотопИмпульсы с выходов схем совпадения 11 и 12 поступают на запрещающие входы триггеров 5, 6, 7, 8 соответственио.

Предмет и з о б р е т е «н и я

Частот1но-импульсное вычитающее устройство с двухканальной системой П(реобразоваНИИ импульсной последовательности, содержащее в каждом канале схему синхронизации, схему запрета, .две схемы совпадения и триггер.ные ячейки, отличающееся тем, что, с целью повыщеняя точ.носии работы устройства, в нем один выход схемы синхронизации подключен ко входу схемы за.прета .и входу схем савпадеии.я своего канала, а втарой выход подключен ко входу схемы запрета и схем Совпадения другого к-анала, выход схемы запрета первого канала подключен к разрещающему входу первой триггариой ячейки своего каиала и к запрещающему входу первой тр.иггерной ячейки другого канала, разрешающие выходы которых подключены ко входам схем совпадения своего канала, а выходы схем совпадений подключены к разрешающим входам вторых триггерных ячеек своего канала IH запрещающим входам вторы.х тригге.р|ных ячеек другого канала, разрешающий выход второй триггерной ячейюи каждого капала подключен ко входу второй схемы совпадения, выход которой подключен к запре1цаю1цим входам триггерных ячеек своего канала.