СДВИГОВЫЙ РЕГИСТР Советский патент 1972 года по МПК G11C19/00 

Изобретение относится к области вычислительной и импульсной техники и может быть использовано для построения регистров в цифровых вычислительных машинах и приборах дискретного действия.

Известны сдвиговые регистры, выполненные на логических элементах и содержащие в каждом разряде два управляющих элемента, которые соединены с шиной тактовых импульсов, выходной триггер и элемент приема информации, соединенный с первым управляющим элементом, выход которого соединен со входом одного из элементов выходного триггера.

Недостатком известной схемы является большое число элементов иа одни разряд сдвигового регистра.

С целью упрощения регистра вход второго управляющего элемента соединен с шиной дополнительных тактовых импульсов, сдвинутых относительно основных тактовых импульсов на время, превышающее время срабатывания другого унравляющего элемента, а выход элемента выходного триггера, на который подается сигнал с управляющего элемента, связанного триггерной связью с элементом приема информации, соединен со входом следующего разряда.

ряда предлагаемого сдвинутого регистра; на фиг. 2 - временная диаграмма его работы.

Сдвиговый регистр выполнен на логических элементах «И-НЕ для положительных сигналов.

Каждый разряд регистра содержит выходной триггер, собранный на элементах 1, 2, элелМенты 3 и 4 управления переключением этого триггера и элемент 5 приема информацни. Элементы 3, 4 4, 5 соединены между собой попарно триггерными связями. На вход 6 элементов 3, 4 поданы основные тактовые импульсы (фиг. 2,о), на вход 7 элемента 3, кроме основных тактовых импульсов-дополнительные тактовые имиульсы

(фиг. 3,6), задержанные от1 осительно основвых тактовых импульсов на время превыщающее время срабатывания элемента 4.

Подача основных тактовых импульсов на

элемент 3 не обязательна, если основные и дополнительные тактовые импульсы оканчиваются одновременно.

На вход 8 элемента 5 подаются импульсы с выхода предыдущего разряда регистра

(фиг. 2,0). Для параллельной установки кода в разряды регистра служат входы 9 и 10, а для параллельного съема информации с регистра- выходы // и 12. В следующий разряд регистра информации подается с выхо