РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ НА ПОТЕНЦИАЛЬНЫХ ЭЛЕД1ЕНТАХ Советский патент 1973 года по МПК H03K23/40 

Изобретение относится к области импульсной техники и может быть исиользовано в импульсных логических устройствах радиоаппаратуры различного назначения.

11звестен раснределитель импульсов на потенциальных элементах, содержащий разря,дные триггеры с раздельными входами и счетный триггер, выходы единичного ,и нулевого нлеча которого соответственно подключены ко входам установки в нуль всех нечетных и четных разрядных триггеров раснределнтеля, схему совпадения н инвертирования.

В иззестном устроГктве для формирования одного такта требуется наличие двух потенциальных триггеров, один из которых выполняет вспомогательную роль.

Предлагаемое устройство отличается от известного тем, что в нем, с целью упрощения схемы, выход нулевого плеча каждого разрядного триггера подключен ко входу установки Б следующего разрядного триггера и ко входу элемента совпадения и инвертирования, выход которого подключен ко входу установки в единицу первого разрядного триггера.

На чертеже представлена логическая схема оредлагаемого распределителя импульсов.

Распределитель импульсов пост/роен на базе потенциальных элементов «И (ИЛИ) - НЕ с положительной логикой, т. е. с такой

, когда логической единице соответствует верхний уровень сигнала, а логнческому нулю - нижний уровень сигнала.

В состав раснределителя входят триггер

Iсо счетным входом и входом установки нуля; регистр 2 сдвига со входящими в пего п-1 триггерами 3 с установочными входами; схема 4 совпадения и инвертир01ва}1ня.

Триггер / со счетным входом иереключается по счетному входу 5 тактнрующи.ми импульсами и формирует на своих выходах 6 и 7 улравляющие инверсные уровни: уровень нуля и уровень единицы соответственно. Вход 8 триггера служит для установки нуля.

Регистр 2 сдвига состоит из п-1 разрядов, каждый из которых нредставляет собой триггер 3 с установочными входам. Входы 9 установки нуля иечетн 1х разрядов подкл оче ы на выход 6 триггера /, аналогичи1з;е входы четных р; 3рядо 5 регистра - па «нулевой аыхсд 7 триггера /.

Передача е дииицы из разряда в производится с «)1уле,вого выхода 10 каждого предыдущего разряда (триггера) ia вход

IIустановки каждого последующего разряда (триггера) в инверсном коде. Выходы 10 являются одновременно выходами распределителя «1, «2, «3, ..., «п-1.

Установка нуля четных разрядов регистра производится уровнем нуля непосредственно

по ВХОДУ 12, а установка нуля нечетных разрядов выполняется автоматпчески по входам 9 при установке нуля триггера /.

Схема 4 совпадения и инвертирования иредназначена аля формирования сигнала на выходе «п и сигнала запуска триггера 3 первого разряда при обнуленном регистре.

Количество тактов распределителя может быть только четным: « 2; 4, 6 и т. д.

В исходном состоянии регистр 2 сдвига и триггер 3 со счетным -входом обнулены. На всех выходах, кроме выхода «п, имеется уровень единицы. При совпадении этих уровней па схеме 4 совпадения и ипвертпроваиия на выходе «п формируется уровень , который одновременно подается на вход 11 первого разряда регистра сдвига.

Триггеры первого и других нечетных разрядов блокированы уровнем иуля по входу 9, так как триггер / имеет состояиие нуля.

Первый импульс такта переключает из состояния нуля в состояние единицы триггер /, который меняет управляющие уровни.

Теперь уровень единицы нодан на нечетные разряды регистра, а ;уровень нуля- на четиые.

Триггер первого разряда регистра после снятия блокировки устанавливается в состояние единицы. На его пулевом выходе 10 появляется уровень нуля, который подготавливает второй разряд регистра к приему единицы и является выходным сигналом «1 распределителя. Кроме того, этот, же сигнал постунаег на схему 4 совпадения и инвертирования. В результате нарушается совпадение сигналов и па выходе схемы 4 формируется уровеиь едииицы, который поступает на выход «п распределителя и на вход // первого разряда. На этом заканчиваются переключения элементов до следующего тактирующего имлульса.

Второй импульс такта переклЕочает из состояния единицы в состояние иуля триггер /, в результате чего происходит смена управляющих уровней, (которые блокируют нечетные и снимают блокировку с четных разрядов (триггеров) регистра. Второй разряд (триггер) регистра, подготовленный по входу //, уста1на1вливается в состояние единицы и формирует на своем нулевом выходе 10 уровень нуля, который надпотавлпвает третий разряд

регистра к .приему единицы и является выход, яы.м сигналом «2 распределителя.

Первый разряд регистра с нодачей нулевого уровня на вход 9 устанавливается в ну.левое состояние и прекращает фор.мировать уровень нуля с нулевого выхода 10. Схема 4 совпадения и инвертирования не вырабатывает сигнала запуска иервого разряда, так как несовладенне входных сигналов теперь обестечивается сигналом второго разряда.

Аналогичное переключение разрядов происходит с каждым входным тактир-ующи.м импульсом распределителя до тех нор, нока не будет установлен в нулевое состояние последний, (п-1)-ът разряд. С исчезновением единицы в разрядах регистра произойдет совпадение входных сигналов на схе.ме 4 совпадения н инвертирования, которая сформирует уровень нуля на выходе «п распределителя

и подготовит первый разряд к приему единицы на следующем такте.

Этим заканчивается один цикл формирования сигнала распределителя. Далее циклы повторяются.

Устойчивость работы расараделителя обеспечивается задержкой сигнала при передаче из разряда в разряд или со схемы совпадения в первый разряд регистра сдвига распределителя на постоянную величину г, представляющего собой время задержки сигнала на о.з,ип потенциальный элемент «И (ИЛИ) -НЕ, на базе которых построен распределитель.

Предмет изобретения

Распределитель импульсав на потенциальных элементах, содержащий разрядные триг|геры с раздельными входами и счетный триггер, выхо.ды единичного и нулевого плеча которого соответственно подключены ко входам установки в ноль всех нечетных и четных разрядных триггеров распределителя, схему совпадения и иивертироваиия, отличающийся тем, что, с целью упрощения схемы, выход нулевого плеча каждого разрядного триггера подключен ко входу у1стаиав|ки в единицу следующего разрядного триггера и ко входу элемента совпадения и инвертирования, выход которого подключен ко входу установки в единицу первого разря дного триггера.

,

Л