ВСЕСС-.'ОаНАЯ^^АТ11йу-;-:::::;;'г-5-^[&ИЙЛИО гиНА [ Советский патент 1973 года по МПК G11C11/40 

1

Изобретение относится к области вычислительной техники и может быть использовано в устройствах цифровой обработки информации.

Известен однофазный триггер по авт. св. № 348162, содержащий многоэмиттерпый транзистор, двухвходовые схемы «И и выходной усилитель.

Цель изобретения - повышение надежности работы однофазного триггера.

Для этого выход триггера соединен с базой транзистора схемы «И, эмиттер тра}1зистора которой подключен к шине тактового входа триггера и к базе транзистора другой схемы «И, эмиттер транзистора которой подсоединен к шине информационного входа триггера.

На чертеже изображена принципиальная схема однофазного триггера.

Триггер содержит схемы «И, выполненные на транзисторах 1 и 2, многоэмиттерпый транзистор 3 и выходной усилитель, выполненный на транзисторах 4, 5, 6. Выход триггера соединен с базой транзистора 1, эмиттер которого подключен к шине тактового входа триггера и к базе транзистора 2, а эмиттер транзистора 2 подсоединен к шине информационного входа триггера.

Если на тактовый и информационный входы триггера подать уровни логического нуля, транзистор / открывается, а транзисторы 2, 4,

6 закрываются, и на выходе триггера устанавливается уровень логической единицы.

Если на тактовый вход триггера подать уровень логической единицы, а на информационный вход - уровень логического нуля, то открывается транзистор 2, а транзисторы /, 4 и 6 закрываются, а на выходе триггера сохраняется уровень логической единицы. По окончании импульса на информационном входе

триггера транзистор 2 закрывается, а транзистор / открывается. При этом состояние триггера не изменяется.

Если на тактовый и информационный входы триггера подать уровни логической единицы, то транзисторы / и 2 закрываются, транзистор 4 открывается, на выходе триггера устанавливается уровень логического нуля. В момент окончания имп льса на информационном входе триггера транзистор 2

закрывается, а транзистор 1 не открывается вследствие низкого уровня напряжения на его базе, поступающего с выхода триггера, и, таким образом, триггер остается в состоянии логического нуля.

Предмет изобретения

Однофазный триггер по авт. св. № 348162,

отличающийся тем, что, с целью повышения

надежности, выход триггера соединен с базой

транзистора схемы «И, эмиттер транзистора

которой подключен к шине тактового входа триггера и к базе транзистора другой схемы

«И, эмиттер транзистора которой подсоединен к шине информационного входа триггера.