ЗАПОМИНАЮЩАЯ МАТРИЦА Советский патент 1973 года по МПК G11C11/14 

1

Предлагаемое изобретение отпосится к области вычислительной техпикн и может быть иоиользовалю в интегральных магнитоплепочпых наколителях.

ИзвестИЫ заиоми.нающие м.атрищы, образованные правильно чередующимися иерекрестиям и Проводников, покрытых тонкой матнитной пленкой.

Р1звестные матрицы имеют следующие недостатки:

а)нетехнологичность конструкции, так как элемент из магнитного проводяи1его материала нельзя осаждать непосредственно па нроводники. При нанесении же элемента из ироводящего материал а на диэлектрик более сложно обеспечить заданные характеристики MairHHTHoro слоя, а следовательно, и однородность рабочих характеристик матриц;

б)сложность изготовления элемента из-за наличия слоя изолянии между проводниками упра(Вления и магнитным слоем;

в)увеличение длииы магнитопровода элемента из-за наличия слоя изоляции между проводниками управления и магнитным слоем, а, следов ательио, увеличение адресного и разрядного токов.

Целью предлагаемого изобретения является улучшение эксплуатацион«ых характеристик запоминающей матрицы.

Для достижения этого матрица содержит

дискретные магнитшяе слон, напесеннъте непосредственно на пнениною сторону улравляюищх проводников и непроводящий магнитный материал с больщой магИИтной npoHinnacMOстью и малой остаточной намагниченностью в пространстве между перекрестиями упр;1ПЛ1Яю1ЦИХ проводников..

Предлагаемая конструкция запомииаюн1ей матрицы имеет следующие преимущества:

а)магнитные слои расположены непосредственно на плоских упр.авляющих проводниках, ловерхности которых можно придать структуру, обеспечиваюи1ую получеиие магнитных пленок с заданпы:ми свойствами и тем са.мым нол1уче111 с матриц с однородными рабочими характеристиками;

б)унрои1,ается изготовление элемента, та.к как 11:8 требуется наносить слой изоляции между про1юдниками и (агнитнымн слоями элемента;

в)изоляция ироклады вается только между проводниками, в результате чего умеиьщается общая длнна магнитоировода элемента, а следов-ательно, уменьишются адресные и разрядные токи.

На фиг. 1 изображена конструкция предлагаемого устройства; на фиг. 2 - разрез по А-Л .а фиг. 1; на фиг. 3 изображеиа схема нал1а гннчн.вания элемента,.

Предлагаемое устройство состоит из унрав