ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Советский патент 1973 года по МПК G11C17/00 G11C29/00 

1

Изобретение относится « области запоминающ-их устройств.

Известно постоянное запоминающее устройство (ПЗУ), содержащее блоки памяти, входы которых подключены к выходам информационных разрядов адресного регистра, а выходы - к числовому регистру, контрольный блок памяти, связанный с адресным регистро,м, блок контроля, выход которого подключен к одному из входов регистра неисправности, а входы - к адресному и числовому регистрам, блок сравнения контрольных кодов, входы которого подключены соответственно к контрольным -разрядам адресного и числового регистров, а выход - к другому входу регистра неисправности, и блок управления.

Педостатки известного ПЗУ состоят в следующем: пропорционально увеличению информационной емкости ПЗУ увеличивается время, необходимое для контроля работоспособности устройства и диагностики неисправиости, выявленной в процессе контроля, что снижает быстродействие устройства.

Описываемое ПЗУ отличается от известного тем, что оно содержит сумматор, один вход которого Подключен к информационным разрядам числового регистра, а другой-.к блоку управления, регистр суммы, вход которого подсоединен к выходу сумматора, а выход - к одному из входов введенного в устройство

блока сравнения, другие входы которого подключены соответственно к информационным разрядам числового регистра и к выходу контрольного блока памяти, а выход -к регистру неисправности.

Эти отличия позволяют повысить быстродействие и надежность устройства.

На чертеже изображена блок-схема предложенного ПЗУ.

Информационные разряды 1 адресного регистра 2 соединены с блоками памяти 3 и 4 и контрольным блоком памяти 5. Блоки памяти 3 к 4 связаны с числовым регистром 6, информационные разряды 7 которого соединены с

выходной шиной 8 и сумматором 9, блоком сравнения 10 и блоком контроля 11. Выход сумматора 9 подключен к регистру суммы 12, который соединен с шиной приема суммы }3 и блоко1М сравнения 10.

Блок сравнения 10 соединен также с контрольным блоком памяти 5 и шиной сравнения 14. Выход блока сравнения 10 подключен к одному из входов регистра неисправностн 15, другие входы подключены соответственно

к блоку сравнения контрольных кодов 16 и блоку контроля //. Контрольные числовые разряды 17 числового регистра 6 подключены к блоку контроля 11, другие входы которого соединены с адресным регистром 2, а вход

блока контроля // подключен К регистру неисправности 15. Блок сравнения кодов 16 связан с контрольными адресными разрядами 18 числового регистра 5 и контрольными:разрядами 19 адресного регистра 2. Адресный регистр содержит входную шину 20 и шину приема адреса 21. К выходу регистра неисправности 15 подключена шина останова 22. К сумматору 9 подключена шина управления 23 (блок управления на чертеже не показан).

ПЗУ работает следующим образом.

На входную шину 20 поступает код адреса и контрольный код адреса чисел. По сигналу с шины приема адреса 21 код адреса числа вводится в информационные разряды 1 адресного регистра 2, а контрольный код адреса числа--в контрольные разряды 19 адресного регистра 2. Из адресного регистра код адреса числа поступает в блоки памяти 3 и 4 к контрольный блок памяти 5, а также на блок контроля //, на который также -поступает контрольный код адреса числа из контрольных разрядов 19.

Блок контроля // осуш,ествляет свертку кода адреса числа, Производит сравнение получен.ного результата свертки с контрольным кодом числа и при неоравнении выдает в регистр неисправности 15 сигнал несравнения.

Регистр неисправности вырабатывает сигнал останова, поступающий в шину останова 22.

В соответствии с кодом адреса из блока памяти 3 или 4 и контрольного блока памяти 5 считывается информация, состоящая из кода числа, контрольного кода числа и контрольного кода адреса числа. Код числа из блока памяти 3 или 4 считывается в информационные разряды 7 числового регистра 6, контрольный код числа - в контрольные числовые разряды 17, контрольный код адреса числа-в контрольные адресные разряды 18 числового регистра 6. Из информационных разрядов 7 числового регистра 6 код числа поступает в блок контроля 11, который осуществляет свертку кода числа, производит сравнение полученного результата свертки с контрольным кодом числа и при несравиении выдает в регистр неисправности 15 сигнал несравнения. Регистр неисправности вырабатывает сигнал останова, поступающий в шину останова 22. Из контрольных адресных разрядов 18 числового регистра 6 и из контрольных разрядов 19 адресного регистра 2 контрольные коды адреса числа поступают в блок сравнения контрольных кодов 16 сравниваются и, если сравнения не произошло, сигнал неоравне-ния посылается в регистр неисправности 15, вырабатывающий сигнал останова. Если инфор|Мации, поступившей в регистр неисправности, недостаточно для обнаружения места неиспрНвности, то блок управления ПЗУ включает с помощью сигнала, поступившего в шину управления 23, сумматор 9, производящий суммирование кодов чисел массива, заданного начальным адресом массива чисел.

Реззльтаты суммирования кодов чисел из сумматора 9 по сигналу с шины приема суммы 13 поступают в регистр суммы 12, в котором записывается сумма кодов всех чисел заданного массива. Из регистра суммы 12 сумма кодов поступает в блок сравнения 10, в котором по сигналу, поступающему с шины сравнения суммы 14, сравнивается с заранее известным контрольным кодом. Если сравнения не произошло, с блока сравнения 10 поступает сигнал несравнения в регистр неисправности 15, вырабатывающий сигнал останова.

При поочередном обращении к памяти 3 или 4 и контрольному блоку памяти 5 коды числа поступают на блок сравнения 10. Если сравнения кодов не происходит, регистр неисправности 15 вырабатывает сигнал останова. Коды, записанные в регистре неисправности /5, регистре суммы 12, числовом регистре и адресном регистре 2, позволяют установить место неисправности в ПЗУ.

Предмет изобретения

Постоянное запомииающее устройство, содержащеее блоки памяти, входы которых подключены к выходам информационных разрядов адресного регистра, а выходы-к числовому регистру, контрольный блок памяти, связанный с адресным регистром, блок контроля, выход которого подключен к одному из входов регистра неисправности, а входы - к адресному и числовому регистрам, блок сравнения контрольных кодов, входы Которого подключены соответственно к контрольным разрядам адресного и числового регистров, а выход- к другому входу регистра неисиравности, и блок управления, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, оно содержит сумматор, один вход которого нодключен к информационным разрядам числового регистра, а друрой - к блоку управления, регистр суммы, вход которого подсоединен к выходу сумматора, а выходы - к одному из входов введенного в устройство блока сравнения, другие входы которого Подключены соответственно к информационным разрядам числового регистра и к выходу контрольного блока памяти, а выход - к регистру неисправности.

21

19