Запоминающее устройство с самоконтролем Советский патент 1985 года по МПК G11C29/00 

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам. Цель изобретения - повьшение надежности устройства за счет обеспечения возможности определения адресов неисправных ячеек ЗУ по результату контрольного суммирования информации ЗУ в процессе функционирования устройства. На чертеже изображена структурная схема устройства. Устройство содержит накопитель 1, счетчик 2 адресов, адресный 3 и числовой 4 мультиплексоры, блок 5 свертки по модулю два, группу элементов И 6,- 6|(, блок 7 сравнения. 1 .первьй 8 и второй 9 сумматоры по мо дулю два, первый 10 ивторой 11 элементы И, регистр 12 адреса, блок 13 управления, содержащий элемент 14 задержки, регистр 15 управлякяцих сигналов, регистр 16 сигналов неисправности, дополнительную группу элементов И 17, элемент ИЛИ 1 первый 19, второй 20, третий 2 Т элементы НЕ (К - число выходов адресного мультиплексора 3), вход 22 признака записи-считывания, вход 23 обращения, входы 24 начальной установки, контрольные выходы 25, выход 26 сигнала готовности, выход 27 сигналов исправности, числовые шины накопителя 28, адресные входы 29 и вход 30 синхронизации. Устройство работает в режимах начального и циклического контрольного суммирования адресов и признака четности информации, содержащейся в накопителе 1. Начальное суммирование производится для определения контрольной суммы адресов ячеек накопителя, содержащих нечетное количество единиц информации до начала обмена информа цией с внешним устройством (не пока зано) и происходит следующим образо Сигнал поступающий на входы 24, устанавливает регистр 12 и суммато.ры 8 и 9 в начальное (нулевое) состояние, а регистр 16 - в состояние начального суммирования. Элементами И 17 и ИЛИ 18 на выхо де 26 вырабатывается сигнал запрета внешнего обращения к устройству и сигнал управления мультиплексором 3, поступающий с выхода блока .1 управления, пропускает на адресные входы накопителя 1 код адреса с выходов счетчика 2 адресов. При подаче сигналу синхронизации на вход 30 через элементы 14 задержки, элементы И 17 и ИЛИ 18 формируют сигналы на управляюпщх входах сумматоров 8 и 9 для стробирования информации с выходов элементов И И блока 5, образующих код адреса ячеек накопителя 1, содержащих нечетное количество единиц-информации, нулевой код При четном количестве единиц и признак четности количества единиц с выхода блока 5. Элементы И 17 и ИЛИ 18 формируются также сигналами Обращение и признаком Чтение на управляющих входах накопителя 1. Запуск счетчика 2 производится -сигналами, совпадающими во времени с синхронизирующими. Значение кода счетчика 2 увеличивается на единицу при каждом сигнале запуска, поступающего из блока 13, на управляющие входы счетчика 2. Информация с выходов элементов И 6-6 блока 5 поступает на входы сумматора 8 и через мультиплексор 4, открытьй сигналом от блока 13, проходит на вход сумматора 9. Сумматоры 8 и 9 накапливают контрольную сумму с кодов адресов ячеек накопителя с нечетным количеством единиц информации и признака четности. При достижении счетчиком 2 конечного состояния, определяемого элементом И 11, начальное суммирование заканчивается, сумматоры 8 и 9 хранят указанную контрольную сумму, соответствующую всему массиву адресов накопителя 1. Рассмотренный режим кодируется определенным состоянием регистра 16. Переход к режиму циклического контрольного суммирования сопровождается установлением на счетчике 2 начального состояния, выделяет сигналы готовности на выходе 26, состоянием Контрольное суммирование регистра 16 и сигналом исправности на выходе 27. Работа устройства в режиме циклического контрольного суммирования происходит в процессе обмена информацией с внешним устройством. Предполагается, что при обращениях к устройству в режиме записи происходит предварительное считьлвание из накопителя 1 хранящейся инфор3

мации на числовых шинах 28 накопителя 1. Внешние обращения синхронизированы сигналами на входе 30.

При отсутствии сигнала обращения на входе 23 (в момент подачи .синхронизирующего сигнала) на адресные входы накопителя 1 через мультиплексор 3 передается код счетчика 2; блоком 13 вырабатываются сигналы внутреннего обращения и признак Чтение на управляющих входах накопителя 1 при наличии синхроимпульса на входе 30.

Во втором случае суммируются только коды с выходов блока 5 и элементов И , образуемые при считывании из накопителя 1 информации.

Сумматор 9 не производит суммирование при внешнем обращении если, во-первых, код адреса в регистре 12 меньше кода в счетчике 2; во-вторых, код адреса в регистре 12 больше кода в счетчике 2 и производится операция Чтение. Относительное значение кодов регистра 12 и счетчика 2 в троичном алфавите состояний Больше, Равно, Меньше определяется двоичными выходами блока 7. Код адреса в счетчике 2после считывания по нему информации из накопителя 1 и последующего суммирования увеличивается на единицу. При достижении счетчиком 2 конечного адреса элемент И 11 передает в блок 13 соответствующий сигнал. После считывания информации с конечного адреса блоком 13 производится анализ результата контрольного суммирования в текущем цикле путем опроса состояния сумматора 9, которое должно быть нулевым в случае правильного считывания информации накопителя 1 и определяется элементом И 10.

При ненулевом состоянии сумматора 9 блоком 13 формируется сигнал неисправности на выходе 27, а регистр 16 устанавливается в состояние Неисправность ЗУ. В случае нечетного количества ошибок при считывании информации одной из ячеек накопителя 1 состояние разрядов сумматора, связанного с выходом блока 5, ненулевое, а состояние разрядов сумматора, связанного с выходами элементов И определяет адрес этой ячейки. В случае нечетного количества подобных ячеек накопителя 1 в некоторой его странице соот854004

ветствующие разряды сумматора 9 укажут номер страницы,

Код состояния сумматора 9, соответствующий ошибке, считывается внешним устройством с выходов 25. Информация с выходов элементов И 6 -6,. и блока 5 при отсутствии внешнего определения суммируются только сумматором 9. Сумматор 8 в этом случае суммирование не производит. Сумматор В образует и хранит контрольную сумму, которая может меняться только при наличии внешнего обращения в режиме Запись.

5 Образование нового значения контрольной суммы сумматором 8 производится сложением хранящейся контрольной суммы с разностью между образующими на выходах И 6,-6„ и блока 5 кодами в процессе записи и предварительного считывания из накопителя 1 информации. Код адреса внешнего обращения к входу 29 поступает в регистр 12 и фиксируется в нем синхро25 импульсомj поступающим по входу 30, Управляющие сигналы, поступающие по входам 22 и 23 на вход регистра 12, также фиксируются в нем синхроимпуЛьсом на входе 30.

30 Блок 13 обеспечивает йередачу адреса и управляющих сигналов на адресные и управляющие входы накопителя 1. Работа сумматора 9 в этом случае определяется относительным значением кода счетчика 2 и кода регистра 12 сигналами признака Записьсчитывание на входе 22, сигналом обращения на входе 23, состоянием счетчика 2. Сумматор 9 производит

40 суммирование информации с выходов

элементов И и блока 5, соответствующего информации накопителя 1 по адресу, содержащемуся в регистре 12 при внешнем обращении, если:

5 во-первых, код адреса в регистре 12 больше кода в счетчике 2 адресов и производится операция Запись j во-вторых, код адреса в регистре 12 равен коду в счетчике 2.

0 В первом случае по управлянячим сигналам из блока 13 в сумматоре 9 образуется новое значение контрольной суммы сложением хранящейся в сумматоре 9 контрольной суммы с разностью между кодами на выходах элементов И 6. -6., образуемых в процессе записи и считывания по этому адресу информации накопителя 1.

При нулевом состоянии сумматора 9 блок. 13 при поступлении синхроимпульса на вход 30 формирует управляющие сигналы, поступающие на сумматоры 8 и 9 и мультиплексор 4, по которым происходит передача содержимого сумматора 8 в сумматор 9. Счетчик 2 переводится в начальное состояние сигналом из блока 13, после чего осуществляется новый цикл контрольного суммирования, аналогичный рассмотренному.

Таким образом, в отличии от прототипа в предлагаемом устройстве обеспечивается повышение глубины поиска дефекта за счет обеспечения возможности локализации ошибки с точностью до адреса ячейки с нечетным количеством ошииок или номера страницы ЗУ с нечетным количеством таких ячеек в процессе функционирования. Устройство не требует информационной избыточности в составе накопителя ЗУ для определения адресов неисправных ячеек.

Диагностирование производится анализом результата контрольного суммирования, определяемого выходными сигналами накапливающих сумматоров по модулю два На контрольных выходах устройства. ;

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО . С САМОКОНТРОЛЕМ, содержащее накопитель, сумматоры по модулю два, блок управления, регистр адреса, первый и второй элементы И, счетчик адресов, блок сравнения, адресньй и числовой мультиплексоры, причем управляющие входы накопителя, первого и второго сумматоров по модулю два соединены соответственно с первым, вторым и третьим выходами блока управления, первый вход которого и один из входов регистра адреса являются входами синхронизации устройства, второй. и третий входы блока управления являются соответственно входами признака записи-считывания и входом обращения устройства, четвертый вход блока управления, установочные входы сумматоров по модулю два, управляющие входы счетчика адресов и регистра адреса являются входами начальной установки устройства, адресными входами которого являются другие входы регистра адреса, входы второго элемента И соединены с выходом счетчика адресов и одними из входов блока сравнения и адресного мультиплексора, выходы которого подключены к адресным входам накопителя, а другие входы - к выходам регистра адреса и другим входам Ълока сравнения, одни входы числового мультиплексора соединены с выходами первого сумматора по модулю два, другие входы - со входами первого сумматора по модулю два, а выходы с информационными входами второго сумматора по модулю два, выходы которого подключены к входам первого элемента И, выходы которого соединены с пятым входом блока управления, шестой и седьмой входы которого подключены соответственно § к выходу блока сравнения и к выходу второго элемента И, управляющие (Л входы числового мультиплексора и адресного мультиплексора соединены соответственно с четвертым и пятым выходами блока управления, шестой выход которого подключен к счетному входу счетчика адресов, выход второго сумматора по модулю два является контрольным выходом устройства, 00 СП 4 седьмой и восьмой выходы блока управления являются соответственно выходом сигнала готовности и выходом сигнала исправности устройства, отличающееся тем, что, с целью повьппения надежности устройства, в него введены группы элементов И и блок свертки по модулю два, входы которого соединены с числовыми шинами накопителя, выход-г с первыми входами элементов И группы и одним из входов первого сумматора по модулю два, другие входы которого соединены с выходами элементов И группы, вторые входы которых соединены с выходами адресного мультиплексора.