УСТРОЙСТВО КОНТРОЛЯ по МОДУЛЮ ТРИ Советский патент 1973 года по МПК G06F11/08 

1

Изо бретение относится к автоматике и вычислительной технике.

Известны устройства для контроля по модулю три, содержащие контролируемый и контролирующий одноразрядные сумматоры по модулю тр«. Для известных устройств характерна малая достоверность контроля при многократных отказах и сбоях в результате размножения однократных отказов и сбоев во время выполнения «длинных арифметических операций (под «длинной операцией понимается арифметическая операция, включающая несколько операций типа сложения и сдвига).

Предлагаемое устройство отличается от известных тем, что, с целью повышения достоверности контроля выполнения арифметических операций и сдвига в двоичном сумматоре при многократных отказах « сбоях, в него введены вычитатели цо модулю три и многопороговый элемент, причем входы каждого г-того разряда контролируемого одноразрядного сумматора я соответствующего контролирующего одноразрядного сумматора соединены параллельно, а их выходы подключены к входам г-того вычитателя по модулю три, соединенного с i-тым входом многопорогового элемента, выход -которого подключен к клемме .индикации отказов.

Данное устройство обеспечивает высокую достоверность контроля выполнения арифметических операций и сдвига при .многократных отказах и сбоях благодаря сравнению вида

2/fe;{(a; -f bi mods -С; mod 3} mod3 0,

где ui, bi, Ci (i 1,2 ...) - значение f-тых разрядов складываемых чисел Л, В -и их суммы С. /Ci(-1)+ -вес i-Toro разряда при свертке

по модулю три.

Таким образом, контроль по модулю три «длинных арифметических операций состоит из контроля по модулю три всех частных сумм и сдвигов (микроопераций), выполняющихся в процессе реализации .тюбых «длинных арифметических операций.

При это.м ве тичины tfj(ai-f 6,-) mod 3-С,-) mod 3 (,2...n), формуются поразрядно на соответствующих i-тых сумматорах и вычитателях по .модулю три, а операция

3

выполняется на многопорогово.м элементе.

Сущность предложенного устройства поясняется чертежом.

Устройство состоит из контролирующих сумматоров 1 по модулю три, вычитателей 2 по .модулю три по числу разрядов контролируемого двоичного сумматора 3 и миогопорогового элемента 4.

Входы 5 f-тых контролирующих сумматоров 1 по .модулю три .подключены параллель, но соответствующим входам 6 г-тых .разрядов контролируемого двоичного сумматора 3, выходы 7 .которых и выходы 8 j-тых контролирующих сумматоров по модулю три соединены со входами 9 /-тых вычитателей 2 по модулю три.

Выход .каждого г-того выч«тателя 2 по модулю три подключен к /-то.му входу 10 многопорогового элемента 4, выходная шина которого соединена с клеммой 11 индикации отказов.

В первом такте на входы 6 контролируемого двоичного сумматора 5 и на входы 5 соответствующих контролирующих сумматоров 1 но модулю три подаются значения соответствующ.их разрядов первого слагаемого. Во втором такте на эти же входы подается второе слагаемое. Результирующие сигналы с выходов 7 i-тых разрядов .контролируемого двоичного сумматора 5 и с выходов 8 соответствующих контролирующих сумматоров 1 по модулю три поступают на входы 9 i-тых вычитателей 2 по модулю три. Затем результаты поразрядного вычитания по модулю три с выходов f-тых вычитателей по модулю три подаются на г-тые входы 10 многопорогового

элемента 4, где выполняется свертка по МОДУЛЮ три путем суммирования по модулю три результатов предыдущих поразряднь1х контрольных о.пера;ций с учетом поразрядных весовых ко.5ф.фициентов.

При отсутствии отказа или сбоя в процессе выполнения данной микрооперации на клемме 11 индикаци.и отказов сигнал отсутствует, а при наличии отказа или сбоя появляется сигнал об отказе.

Предмет изобретения

Устройство контроля ио модулю три, содержащее контролируемый и .контролирующий одноразрядные сумматоры по модулю три, отличающееся тем, что, с целью повыщения достоверности контроля выполнения арифметических операций и сдвига в двоичном сумматоре .при многократных отказах и сбоях, в него введены вычитатели по модулю три и мно гопороговый элемент, причем входы 1-того разряда контролируемого одноразрядного сумматора и соответствующего контролирующего одноразрядного сумматора соединены параллельно, а их выходы подключены ко входам i-Toro вычитателя по модулю три, соединенного с i-тым входом многопорогового элемента, выход которого подключен к клемме индикацни отказов.

т

г 2

5

,5 5

rot

.