Устройство для считывания информации из блоков памяти Советский патент 1980 года по МПК G11C7/00 G11C15/00 

(54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

I

Изобретение относится к области вычислительной техники, в частности к устройствам для обработки многозначного ответа и может быть использовано, например, в ассоциативных запоминающих устройствах (АЗУ) и коммутаторах.

Известны устройства для обработки многозначного ответа, решающие задачу последовательной выборки элементов в порядке, обусловленным установленным приоритетом 11).

Известное устройство выполнено на МДП-транзисторах с каналами разного типа проводимости и навесных диодах, что приводит к больпжм габаритам, так как наличие навесных диодов затрудняет его реализацию в рамках МДП-технологии и большой мощности рассеивания, так как устройство статическое.

Известно устройство для считывания информации из ассоциативного запоминающего блока, содержащее входы транзистора, истоки которых соединены с соответствующими словарными щипами, выходные транзисторы , стоки которых соединены с соответствующими словарными шинами, а истоки - с тиной нулевого потенциала, ИЗ БЛОКОВ ПАМЯТИ

транзисторы подготовки, стоки которых соединены со словарными шинами, а истоки - с шиной нулевого потенциала, шину сброса, а также блок выработки признаков ответа и заряжающие транзисторы подключены

5 к соответствующим словарным шинам (2). Известное устройство является динамическим устройством с малым уровнем рассеиваемой мощности и обладает меньшими габаритами.

Недостаток известного - относительно

О невысокое быстродействие при обработке большого массива слов, так как для обработки каждого слова из группы, составляющей многозначный ответ, необходимо затратить N тактов, где N - разрядность кодь

.г адреса слов, подлежащих обработке.

Цель изобретения - увеличение быстро действия устройства.

Поставленная цель достигается тем, чт1, в устройство, содержащее словарные ши ны, подключенные к истокам входны.х

20 гранзистор.ов, к стокам транзисторов подготовки и к стокам соответствующих вы ходных транзисторов, истоки которых сое динены с шиной нулевого потенциала, с ко торой соединены истоки транзисторов под

готовки, затворы которых соединены с шиной подготовки, и шиной опроса и питания, введены адресные шины и шины предзаряда, зарядные, предзарядные и адресные транзисторы, конденсаторы и элементы памяти, входы которых соединены с истоками соответствующих зарядных транзисторов, стоки и затворы которых подключены соответственно к словарным шинам и шинам опроса, выходы элементов памяти соединены с затворами соответствующих выходных транзисторов и с затворами адресных транзисторов, истоки и стоки которых подключены соответственно к шине нулевого потенциала и адресным шинам, соединенным с истоками транзисторов предзаряда, затворы и стоки которых подключены соответственно к шине предзаряда и к шине питания, а конденсаторы включены между словарной шиной и шиной нулевого потенциала, а также тем, что элемент памяти содержит полевой транзистор и конденсатор, первый вывод которого соединен с входом элемента памяти и с затвором полевого транзистора, второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента памяти.

На чертеже представлено предлагаемое устройство.

Устройство содержит входные транзисторы 1, затворы которых соединены с шиной 2 сигналов выборки, истоки которых соединены со словарными шинами 3, связанными с истоками транзисторов 4 подготовки и стоками выходных транзисторов 5, стоки которых соединены с шиной 6 нулевого потенциала, затворы транзисторов 4 подготовки подключены к щине 7 подготовки, зарядные 8, предзарядные 9 и адресные 10 транзисторы, конденсаторы 11 и элементы 12 памяти, которые состоят из полевого транзистора 13 и конденсатора 14, затворы зарядных транзисторов 8 соединены с шиной 15 опроса, стоки адресных транзисторов 10 с адресными шинами 16, затворы транзисторов предзаряда соединены с шинами 17 предзаряда, стоки их - с шинами 18 питания.

Устройство работает следующим образом..

На затворы входныхтранзисторов 1 подаются сигналы выборки элементов (слов), составляющих многозначный ответ. Одновременно на затворы зарядных транзисторов 8 по шине опроса подается открывающий потенциал. Таким образом, происходит заряд соответствующих конденсаторов 1Г и конденсаторов 14 в элементах 12 памяти.

Затем входные 1 и зарядные 8 транзисторы закрываются, после чего на сток полевых транзисторов 13 подается импульс, который поступает на затворы выходных транзисторов 5, соединенных с открытыми транзисторами 13. Через открытые выходные транзисторы 5 происходит разряд конденсаторов II, кроме конденсатора, соединенного со словарной шиной 2, которой соответствует слово, имеющее наивысшиый приоритет среди составивших многозначный J ответ.

Таким образом, выделяется слово, подлежащее дальнейшей обработке. Если необходимо определить код адреса этого слова, то на затворы зарядных транзисторов 8 по шине 15 опроса подается открывающий Ч потенциал и через зарядные транзисторы 8 происходит частичный разряд всех конденсаторов 14 в элементах 12 памяти на разрядные конденсаторы П. Кроме конденсаторов 14 выбранных элементов памяти, т. е. тех, которые соединенны со словарной шиной 2, выбранной в первом цикле работы устройства.- ,

Соотношение емкостей конденсаторов 11 и 14 выбирается таким, чтобы во втором цикле работы устройства на конденсатов pax 14 элементов памяти, соответствующих невыбранным словам, т. е. соединенным с разряженными конденсаторами 11, оставался потенциал, меньше порогового напряжения открывания транзисторов 13 опроса. Одновременно на затворы предзарядных транзисторов 9 по шине 17 предзаряда подается открывающий потенциал и происходит заряд паразитных емкостей адресных шин 16 от шины 18 питания. Затем на стоки транзисторов 13 опроса подается имв пульс, который поступает на затворы тех адресных транзисторов 10, которые соединены с выходами выбранных элементов памяти.

Через эти транзисторы происходит разряд соответствующих паразитных емкостей адресных шин 16, на этих шинах устанавливается инверсный код адреса выбранной строки. Для нахождения следующего слова, подлежащего обработке, необходимо исключить из рассмотрения уже выбранное слово, т. е. на входы устройства подать сигнал от соответствующих слов, оставшихся невыбранными после очередного цикла обработки.

Для каждого цикла обработки многозначного ответа необходимо производить подготовку устройства, что осуществляется с помощью транзисторов 4 подготовки, через которые производится разряд конденсаторов 11 и конденсаторов 14 на тину 6 нулевого потенциала, для чего на затворы O транзисторов 4 подготовки и на шину 15 опроса, т. е. на затворы зарядных транзисторов подается открывающий потенциал.

Таким образом, в предложенном устройстве BpeiftH выборки очередной строки из группы, составляющий многознтачный ответ, постоянно и не зависит от разрядности кода адреса обрабатываемых слов.

При этом для выделения одного слова, имеющего наивысший приоритет в группе.

5

составившей многозначный ответ, требуется затратить один цикл обращения к устройству. Этот режим характерен для безадресных АЗУ.

Для получения адреса слова, подлежащего обработке, что имеет место в ассоциативно-адресном ЗУ, необходимо затратить два цикла обращения к устройству.

Формула изобретения

I. Устройство для считывания информации из блоков памяти, содержащее словарные щины, подключенные к истокам входных транзисторов, к стокам транзисторов подготовки и к стокам соответствующих выходных транзисторов, истоки которых соединены с тиной нулевого потенциала, с которой соединены истоки транг зисторов подготовки, затворы которых соединены с шиной подготовки, и щины опро.са и питания, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены адресные щины и щины предразряда, зарядные и предзарядные и адресные транзисторы, конденсаторы и элементы памяти, входы которых соединены с истоками соответствующих зарядных транзисторов, стоки и затворы которых подключены соответственно к словарным щинам я щинам опроса, выходы элементов памяти соединены с затворами соответствующих выходных транзисторов и с затворами адресных транзисторов, истоки и стоки которых подключены соответственно к щине нулевого потенциала и к адресным ижнам соединенным с истоками транзисторов предзаряда, затворы и стоки которых подключены соответственно к щине предзаряда и к щине питания, а конденсаторы включены

между словарной щиной и щиной нулевого потенциала.

2. Устройство для считывания информации из блока памяти по п. 1, отличающееся тем, что элемент памяти содержит

полевой транзистор и конденсатор, первый вывод которого соединен с входом элемента памяти и с затвором полевого транзистора, второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента памяти.

10

Источники информации, принятые во внимание при экспертизе

1.IEEE 1. Solid-State Cireuits, 1970, 5, № 5, с. 208-215.

2.Авторское свидетельство СССР

№ 497636, кл. G 11 С 15/00, 30.12.74 (прототип).