ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИЙ СИНУСА И КОСИИУСА Советский патент 1974 года по МПК G06F7/548 

1

Изобретение может быть использовано в устройствах цифрового авто.матического управления, в устройствах цифровых радиальнокруговых разверток, азимутальной ориентации, в устройствах отображения графической информации. Известен цифровой вычислитель функций синуса и косинуса, содержащий первый блок управлеиия, первый вход которого подключен к выходу генератора тактовых импульсов, второй вход - ко входу вычислителя и входу счетчика аргумента, а его выходы подключены к иервы.м входам четырех груин схем «И и первым входам второго и третьего блоков управления, выходы которых соединены соответственно с первыми входами регистра косинуса и регистра синуса, второй и третий входы каждого из которых подключены к выходам четвертого блока управлеиия, входы которого через два последовательно соединенных триггера подключены к выходу счетчика аргумента; входы нервой и третьей групп схем «И подключены к выходу регистра косинуса, а их выходы соединены со входами первой групп схем «ИЛИ, вторые входы второй и четвертой групп схем «И подключены к выходам регистра синуса, а их выходы соединены со входами второй групп схем «ИЛР. Недостатком таких устройств является необходимость пересчета аргумента при их сопряжении с другими устройствами и сложными связями между узлами.

2

С целью упрощения структуры цифровой вычислитель функций синуса н косинуса содержит сумматор приращений синуса, сумматор приращений косинуса н счетчик коррекции, вход которого соединен со входом вычислителя, а выход - с третьп.м входом первого блока управления; входы сумматора прираще 1нй синуса прнсоединены к выходам схем «ИЛИ первой группы п выходу первой схемы «И первой группы, а его выход подключен ко второму входу третьего блока управления; входы сумматора приращений косинуса нрисоединены к выходам схем «ИЛИ второй грунпы п выходу первой схемы «И второй группы, а его выход подключеп ко второму входу второго блока управления. Иа чертеже приведена структурная схема предлагае.мого устройства, которое состоит из первого блока управления 1, генератора тактовых имнульсов 2, счетчика аргумента 3, четырех групп схем «И 4. 5, 6, 7, второго блока управления 8, третьего блока управления 9, регистра косинуса 10, регистра синуса 11, четвертого блока управлення 12, двух триггеров 13 и 14, двух групп схем «ИЛИ 15 и 16, сумматора прпращенпп сннуса 17, сум.матора приращени косинуса 18 и счетчика коррекции 19, входа вычислителя 20. В исходном состоянии содержимое счетчика аргумента 3 н содержимое счетчика коррекцнн 9 равны нулю. Триггеры 13, 14 также находятся в нулевом состоя3

НИИ, что соогветствуеч i:epBoii четверти. Триггеры регистра косинуса 10 и сумматора ирнращенип косинуса 12 устанавливаются в единичное состояние, а триггеры регистра синуса и сумма-ора приращений синуса 17 устанавливаются в иулевсе состояние. Это соответствует начальным условиям иитегрировання:

Фо 0, , coscpo l.

При постунлении на вход устройства 20 занускаюн;его импульса в счетчик аргумента 3 и в счетчик коррекнин 19 заносится единица. Этот же имнульс ностунает иа блок унравления 1 интегрированием. Этот блок формирует из серии и.мнульсов, выдаваемых генератором тактовых нмнульсов 2, имнульсы ут1равлеп;- я интегрированием. Первый блок унравлеиия I выдает имнульс управления сложеиием, который онран1ивает группь: схем «И 4, 5, нередавая на сумматор 17 содержимое регистра косинуса 0 и на сумматор 18 - содержимое регистра синуса И. Возникаюгцие нри этод нереполнеиия суммато1юв 17 и 18 поступают на второй и трегий блоки унравлеиия 8 и 9 соответственно. Во избежании изменения содержимого регистра 10 н И нмпульсы неренолпеиия запоминаются в специальных счетчиках регистрации иереиолнепнй блоков управления 8 н 9. После окончания первого такта сложения н заномннаиня возникших при этом переполнений сумматоров 17 н 18 выдается второй имнульс управления сложением, который онрашивает группы схем «И 5 и 7, передавая содержимое регистров 10 и 11 со сдвигом на один двоичиый разряд вправо в сумматоры 17 и 18 соответственно. Эти сложения соответствуют умножению приращения по аргументу на коэффициеггг 1, 5. Возникающие импульсы переполнения сумматоров 17 и 18 поступают опять в счетчики регистрации переполиений. После окончания второго такта суммирований на блоки управления 8 и 9 поступает имнульс передачи переполнений, который осуществляет сложение или вычитание, накопленных за два такта суммирований переполнений в регистры 10, 11, которые вынолнепы как реверсивные счетчикн. Унрав; яюн1,ие потенциалы на сложение или вычитание вырабатываются в зависимости от номера четверти в четвертом блоке управления 12.. Кажды 21-й цикл интегрирования со счетчика коррекции 19 на нервый блок управления 1 ноступает сигнал коррекции. При постунленнн сигнала коррекции осуществляется коррекция, заключаюгцаяся в одном доно.тнительиом интегрирования при фикенрова1;ном значеитн аргумента в счетчике аргулшнта 3. Схема управления сложением-вычитанием неренолнений в блоке управления 8 служит дли загсмиыаиия возникаюплих за два такта суммирований в сумматоре ирирацений косинуса 18, переполнений и последующей их передачи в регистр косииуса 10. Она нредставляет собой двухразрядный счетчик, выполненньи iia триггерах. Возможно лищь три состояния счет4

чика регнстра||ИН иеренолнепи : 1) «00 - ес;iii за ;;,а T;;KT;I с/южеиня неренолиения не 1 озииклл; 2) 1-.( если за два такта сложе1Н-1Я возникло одно переполнение в сумматоре приран1,епий косинуса 18; 3) «10 - если за два такта сложения возникли два переполнения в сумматоре нрирандепий косинуса 18. Вслед за двумя имнульсами сложения, выдаваемыми блоком управления 1, выдается имнульс передачи переполнений, который опращивает счегчик регистрации переполнений. Перенолпения со счеччика регистрации перено;.ч1ений ноетунают в регнстр косинуса 10, 1и)зде| 1ствуя на счетные входы триггеров младHiJix разрядов. Блок управления сложениемвычиганнем неренолпенин служит для запоминани:1 возникаюн1нх 3ii два ч акта суммирований в сумматоре нриранлений синуса 17, нереполненн н последующей их передачи в регис1р сииуса 11. Подобная организация вычислителя нозволяет нолучить однородный вычисличельпы процесс и, следовательно, пре,м.ельно простую структуру вычислителя тригонометрических ciTHyca н косинуса. Р1снользованне счетчнков регистрации переполнений и схемы управлепня четвертями нозволило искльэчнть операцию вычнтания.

П р е д м е т изобретения

Цифровой вычислитель функций сииуса и коси1туса, содержап|.нй нервый блок управлепня, нервый блок которого подключен к выходу генератора тактовых имттульсов, второй );ход - ко входу вычислителя и входу счетчика аргумента, а его выходы подключены к первым входам четырех грунн схем «И и нервы.м входа, второго и третьего блоков управлепия, входы которых еоединены соответственно с нервымп входами регистра косинуса и регистра синуса, второй и третий входы кажд,ого из котор;ях по;;,ключеиы к выходам четвертого блока управления, входы которого через два поеледоБа1ельпо соединенных тригге за подключены к выходу счетчика аргумента; вторые входы иервот н третьей групп схем «Pi подключены к выходу регистра косинуса, а их выходы соединены со вход,ами первой

груипы схем «ИЛ1Ь, вторые входы второй и четвертой групп схем «П подключепы к выходам регистра cnTiyca, а их выходы соединепы со входами второй группы схем «ИЛИ, отличающийся тем, что, с целью упрощет1ия структуры, он содержит сумматор нрнратцений синуса, сумматор приращений косинуса и счетчик коррекции, вход которого соединен со входом вычислителя, а выход - с третьим входом нервого блока унравления;

входы сумматора приращений синуса присоединены к выходам схем «ИЛИ первой группы и выходу первой схемы «И первой группы, а его выход подключеи ко второму входу третъего блока управления; входы сумматора

нриран,еиий косинуса присоединены к выходам схем «liJlH второй группы и выходу первой схемы «И в .орой группы, а выход подключен ко второму входу второго блока управлении.