Цифровой преобразователь координат Советский патент 1981 года по МПК G06F7/548 

(54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ

Изобретение относится к вычислительной технике и предназначено для воспроизведения по известным кодам полярных координат и измеряемой величины кодов ее прямоугольных координат и наоборот.

Известно устройство 1, обладающее низкими функциональными возможностями.

Наиболее ,близким по технической сущности к предлагаемому изобретению является цифровой преобразователь координат, содержащий регистр угла, два сумматора, синусно-косинусный преобразователь, первый числоимпульсный умножитель, два регистра Н два счетчика, причем выходы разрядов первого и второго регистров подключены к разрядным .входам соответствующих счетчиков, выходы знаковых разрядов первого и второго регистров соединены с соответствующими входами первого сумматора, выход которого подключен к первому входу второго сумматора, входы первой группы синусно-косинусного преобразователя подключены к выходам разрядов регистра угла, входы первой и второй групп первого число-импульсного умножителя соединены соответственно с выходами синуса и косинуса синуснокосинусного преобразователя 2}.

Недостаток известного устройстванизкое быстродействие.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем что в устройство, содержащее регистр угла, два сумматора, синусно-косинусный преобразователь, первый числоимпульсный умножитель, два регистра и два счетчика, причем выходы разрядов первого и второго регистров подключены к разрядным входам соответствующих счетчиков, выходы знаковых разрядов первого и второго регистров, соединены с соответствующими входами первого сумматора, выход которого подключен к первому входу второго сумматора, входы первой группы синусно-косинусного преобразователя подключены к выходам разрядов регистра угла, входы первой и второй групп п ервого число-импульсного умножителя соединены соответственно с выходами синуса и косинуса синуснокосинусного преобразователя, дополнительно введены блок управления.

второй число-импульсный умножитель, коммутатор и функциональный преобразователь, причем входы второй групп синусно-косинусного преобразователя подключены к выходам функционального преобразователя, знаковому выходу первого регистра и выходу первого сумматора, второй вход второго сум|Матора подключен к выходу старшего разряда функционального преобразователя, входы первой и второй групп второго число-импульсного умножителя подключены соответственно к выходам первого и второго регистров, выходы второго число-импульсного умножителя соединены с первой группой импульсны входов коммутатора, вторая группа импульсных входов которого соединена с выходами координат первого числоимпульсного умножителя, выходы коммутатора подключены соответственно ко входам вычитания первого и второго счетчиков, входы блока управления с первого по пятый соединены соответственно с выходами первого и второго сумматоров, первого и вторго счетчиков и выходом конца развертки первого .число-импульсного умножителя, выходы блока управления с первого по шестой соединены соответственно со входами установочным и тактовым первого число-импульсного преобразователя, запуска счетчиков, управления коммутатора и синусно-косинусного преобразователя, входом коррекции и тактовым входом второго число-импульсного умножителя, причем блок управления содержит шесть триггеров, четыре элемента 2И-ИЛИ, шесть элементов И и три элемента ИЛИ, причем первый вход блока управления соединен с первым и вторым входами первого элемента 2И-ИЛИ, третий и четвертый входы которого соединены с третьим и четвертым входами блока управления, а его выход подключен к первому входу первого элемента И, второй вход которого соединен с прямым выходом первого триггера, первым входом второго элемента И и тактовым входом второго триггера, инверсный выход которого соединен со входом третьего триггера, выход которого подключен к первому входу второго элемента 2И-2ИЛИ, второй вход которого подключен к первому входу третьего и четвертого элементов И и тактовому входу блока управления, третий вход второго элемента 2И-ИЛК соединен с первым и вторым входами третьего элемента 2И-ИЛИ, прямым выходом второго триггера и четве ртым выходом блока управления, четвертый вход второго элемента 2ИИЛИ соединен с первым входом пятого элемента И, тактовым входом четвертого триггера и пятым входом блока управления, выход второго элемента

2И-ИЛИ соединен с десятым выходом блока управления и тактовым входом пятого триггера, вход которого соединен со входом запуска второго вычисления блока управления, первыми входами первого три,ггера, первого элемента ИЛИ и первым и вторым входами четвертого элемента 2И-ЙЛИ, третий вход которого соединен с выходом первого элемента И и девятым выходом блока управления, четвертый вход четвертого элемента 2И-ИЛИ соединен с выходом шестого элемента И, вторым входом второго элемента И и пятым выходом блока управления, выход четвертого элемента 2И-ИЛИ соединен с седьмым выходом блока управления, третий выход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И и тактовым входом первого триггера, второй вход которого соединен с инверсным выходом пятого триггера и входом второго триггера, третий и четвертый входы третьего элемента 2И-ИЛИ соединены со вторыми входом блока управления, пятый и шестой входы третьего элемента 2И-ИЛИ подключены соответственно к первому и второму входам второго элемента ИЛИ, выходкоторого соединен с тактовым входом шестого триггера, первый вход которого соединен со входом запуска первого решения блока управления, входом четвертого триггера и первым входом шестого элемента И, второй вход которого соединен со вторым входом пятого элемента И и прямым выходом пятого трипера, третий вхо шестого триггера подключен к инверсному выходу первого триггера, выход тре;гьего элемента 2И-ИЛИ подключен к тактовому входу третьего триггера, прямой выход четвертого триггера соединен со вторым входом четвертого элемента И, выход которого соединен со вторым выходом блока управления, первый вход которого соединен с инверсным выходом четвертого триггера, выход шестого тригера соединен со вторым входом третего элемента И, выход которого соединен с шестым выходом блока управления и первым входом третьего элемента ИЛИу второй вход которого соединен с выходом второго элемента И, выход третьего элемента ИЛИ соединен с восьмым выходом блока управления, причем функциональный преобразователь содержит три счетчика, умножитель, блок памяти и элемент задержки, причем выход переполнения умножителя через первый счетчик и блок памяти подключен к информационным входам умножителя, установочные входы счетчиков и умножителя подключены к первому входу функционального преобразователя, второй вход которого соединен с тактовым входом умножителя, число-импульсный выход которого соединен с выходом суммирования второго и вычитания третьего счетчиков, выходы разрядов второго.счетчика подключены к входам разрядов третьего: счетчика, вход записи которого через элемент задержки подключен к третьему входу функционального преобразователя, выходы третьего счетчика являются выходами функционального преобразователя. На фиг. 1 приведена блок-схема устройства; на фиг. 2 - то же; на фиг. 3 - схема функционального прео разователя. Устройство содержит регистр 1 угла, регистры 2 и 3, счетчики 4 и число-импульсные умножители 6 и 7, функциональный преобразователь 8, сумматоры 9 и 10, синусно-косинусны преобразователь 11, блок 12 управления и коммутатор 13, входы 14 - 1 блока 12 управления, выход 17 перво го сумматора 9, выход 18 второго сумматора 10, входы 19-21 блока управления, выходы 22-30 блока 12 управления, выходы 31-32 первого 2 5 второго 3 регистров, выходы 33 и 34 и входы 35 и 36 синусно-косинусного преЬбразователя 11, входы 37-40 и выходы 41 и 42 коммутатора 13, выходы 43 число-импульсного умножител 7, выходы 44 и .45 знаков синуснокосинусного преобразователя 11, выход 46 блока 12 управления. Функциональный преобразователь 8 содержит число-импульсный умножител 47, счетчик 48, блок 49 памяти, счетчики 50 и 51 элемент 52 задержк Блок 12 управления содержит триг геры 53-58, элемент 2И-ИЛИ 59, элемент ИЛИ 60, элемент 2И-ИЛИ 61, эле менты 62-67 И, элементы 2И-ИЛИ 68 и 69 и элементы ИЛИ 70 и 71. Устройство может выполнять как первое вычисление-преобразование по лярных координат Ф и r(t) и прямо- угольные координаты Y(t) и X (t), так и второе вычисление-воспроизведение по прямоугольным координатам Y2 и Х2 полярных координат S 2 и г2, Во времени работает устройство циклически так, что на каждый цикл его работы выполняется цикл первого вычисления и первый такт второго вычисления, если он разрешен блоком 12 управления. Каждый цикл второго вычисления осуществляется за два такта , первый из которых выполняется: одновременно с одним из циклов первого вычисления а в другом (последующем) цикле перво го вычисления выполняется второй такт второго вычисления, т.е. второй такт второго вычисления выполняется непосредственно с помощью одного из циклов первого вычисления. Причем, в первом такте второго вычисления определяется код координаты Ф2, 9Овтором - код координаты г2. В каждом цикле работы устройства можно выделить два цикла периода TV и Т,, связанных между собой так,что в каждом периоде предыдущего цикла производится подготовка устройства для работы в течение периода Т, последующего цикла. В периоде Т по углу Ф предыдущ го цикла и по текущей координате r(t) устройство производит вычисление текущих координат Y(t) и X(t), а также выполняет первый такт второго вычисления, если выполнение этого такта разрешено блоком 12 управления. Запуск каждого цикла работы и запуск второго вычисления производится с входов 14 и 15 соответственно по ийпульсам запуска цикла (ИЗЦ) 14, следующим с частотой К, и по импульсам запуска второго вычисления (ИЗВ) 15,. следующим с частотой Fj F, /2. Работа устройства синхронизируется с входа 16 по тактовым импульсам (ТИ) 16, следующим с частотой F . . При этом ИЗЦ 14 и ТИ 16 синхронизированы между собой так, что ИЗЦ 14 приходит и длится в промежутке времени, когда очередной ТИ 16 отсутствует. Устройство работает следующим образом. Начиная с того момента времени перед поступлением очередного ИЗЦ 14, когда триггеры блока 12 управления тогда триггер 53 находятся в второго вычисления состоянием О непосредственно или через другие триггеры устанавливает фиксированно в О триггеры 55-58 и запрещает выработку блоком 12 управления соответствующих сигналов вторичного вычисления (т.е. сигналов на выходах 24 - 30 и 46). Триггер 54 первого вычисления запрещает работу элемента 64, а также выдает на выход 22 блока 12 управления логический сигнал П22 1, которым .фиксированно установлен в О умножитель 7. На первую и вторую группы входов умножителя 7 с групп выходов 23 и 34 генератора функций поступаю.т п-разрядные коды функций и (п+2)-разрядного кода аргумен та (угла) такого, то 24(1-2) , причем п 10. Предположим, что в периоде Тфр предыдущего цикла П25 было также равно О. Следовательно, на входах умножителя 7 содержится информация для выполнения первого вычисления по углуЦ Ц . В это время в других узлах устройства т.е. регистрах 2 и 3, счетчиках 4 и 5, умножителе 6, и функциональном преобразователе 8 содержится информация, обусловленная предыдущими циклами работы устройства. Цикл работы устройства начинается с приходом очередного ИЗЦ 14 на блок 12 управления, в котором по ИЗЦ 14 триггер 54 переключается в , разрешает работу элемента 64 и вырабатывает на выходе 22 блока 12 управления логический сигнал И22-0, который разрешает работу умножителя 7.

В некоторый момент времени после окончания ИЗЦ 14 на выход 23 блока 12 управления через элемент 64 проходят ТИ 16 и, следовательно, поступают на тактовый вход умножителя 7.

Умножитель 7 реализует одновременное умножение параллельных кодов первого числа /з1пФ/и второго числа на общий меняющийся сомножитель r(t), представленный .на тактовом входе умножителя 7 число-импульсным кодом (ЧИК) последовательностью ТИ 16.

Умножитель 7 на входе 39 вырабатывает ЧИК /У/, а на выходе 40-ЧИК /X/ соответственно координат /У/ м /X/, определяемых выражениями

(ъ)./5шФ/

(1)

/X/-r,(4-/c°s ;i

Знаковые разряды координат /У/ и /X/ (т.е. ЗнУ и ЗнХ) снимаются с выходов 44 и 45 генератора функций 11 так, что

П44 ЗнУ Зн 81пФ а,2 П45 ЗнХ Зн COBS 1, i где а,о и а - логические коэффициенты 12-го и 11-го старших разрядов кода угла.

Таким образом, устройство в первом вычислении по координатам Р и r(t) вырабатывает координаты У(Ъ). иХ(1) в число-импульсных кодах, (в дальнейшем первое вычисление процесса формирования число-импульсных кодов координат У (t) и X (t) по координатах Ч и r(t) называют формированием цифровой развертки по углу .)

Таким образом, с выходов 44,29 и 45,40 сигналы цифровой развертки по углуЧ (т.е. сигналы ЗнУ и ЧИК /У и ЗнХ и ЧИК /X/), являющиеся результатом первого вычисления, могут сниматься потребителем. В процессе формирования развертки по углуЧ на выходах 43 умножителя 7, являющихся разрядными выходами текущего кода общего сомножителя, вырабатывается п-разрядный код текущей координаты г (t) .

Работа умножителя 7 обычно npoi- раммируется так, что после разрешения его работы по ИЗЦ 14 он вырабатывает на входе 21 импульс конца развертки (И21) по импульсу 2 из .последовательности ТИ 16, поступающей на тактовый вход умножителя 7

в течение длительности развертки Тр Т1.

р предлагаемом устройстве умножитель 7 запрограммирован так, что

Т1 2

(2)

ти

с Такимобразом, умножитель 7 по импульсу два последовательности ТИ 16, поступающей на тактовый вход ум- ножителя 7 после окончания ИЗЦ 14, вырабатывает И 21, являющийся импуль« сом конца периода Т1 и импульсом начала периода Тф . И 21 поступает на блок 12 управления и генератор 11 функций. Каждый И 21 на блок 12 управления воздействует так, что в некоторый момент времени после окончания И 21 триггер 54 устанавливает,ся в и запрещает выполнение первого вычисления. По каждому И 21 происходит также запуск генератора 11 функций.

0 Генератор 11 функций содержит входной коммутатор кодов двух аргументов (углов), цифровой синуснокосинусный преобразователь и два выходных регистра, разрядные входы

5 которых и выходы записи соединены с соответствующими выходами синуснокосинусного преобразователя, у которого тактовый вход и выход запуска соединены соответственно с тактовым

Q входом 16 устройства и с выходом 21 умножителя, и входы аргумента подключены к выходам коммутатора кодов, разрядные входы первого и второго аргументов коммутатора кодов соединены соответственно с входами 35 регистра 1 угла и группой входов 36, а управляющий вход коммутатора кодов подключен к выходу 25 блока 12 управления, при этом вьоход 14 с группой выходов 33 и выход 45 с группой

0 выходов 34 генератора 11 функций являются выходами соответственно его первого и второго регистров. Работа генератора 11 функций программируется по сигналу П25 так,

5 что по каждому И 21 он в течение Тф производит выработку на выходах 44 и 45 соответственно Зн sins и Зн созЧ, а на группах выходов 33 и 34 - соответственно кодов функций и

0 /созФ/.

После окончания Тф цикл работы устройства, заканчивается, а следующий цикл начинается с приходом на устройство очередного ИЗЦ 14. После скончания рассмотренного цикла работы в устройстве содержится информация подобная той, которая была в устройстве перед началом этого цикла.

При выполнении второго вычисления (рассматриваются лишь те процессы,

0 которые характерны именно для второго вычисления, так как все, что описано выше имеет место и при выполнении этого вычисления) устройство по (п+1)-разрядным кодам нормированных

5 прямоугольных коорд::инат У2 и Х2 Oi/y2/ или /X2/:61-2) вырабатывае (n+2)разрядный код координаты Oi4 2/2it( ) и п-разрядньЗй код к динаты 0 г2 1-2 . , Коды У2 и Х2 содержатся соответ ственно в регистрах 2 и 3, старшие разряды которых знаковые. Поэтому 12-й разряд кода два совпадает со знаковым разрядом кода У2., а 11-й разряд кода два вырабатывается на выходе 17 сумматора 9 как сумма по модулю два логических значений зна новых разрядов регистров 2 и 3. Остальные п разрядов кодаМ ii представляют код приведенного угла т.е. ,р (1-2)-. П/2 и определя ют в первом такте цикла второго вы числения, во втором такте которого определяется код координаты г2, I Запуск второго вычисления осуществляется по ИЗВ 15, синхронизированных относительно И 21 так, что каждый ИЗВ 15 поступает на устройст во в периоде И 21. Каждый/ИЗВ 15 поступает на блок 12 управления и устанавливает триггеры 53 и 56 в . Триггер 53 снимает сигнал фиксированной устано ки в О с триггеров 56 и 58, а триггер 56 - с триггера 55. Кроме тогО, по каждому ИЗВ 15 блок 12 управления на выходе 24 генерирует импульс И 24, а на выходе 28 - импульс И 28. По И 24 в счетчик 4 записывается код /У2/ а в счетчик 5 код /Х2/, а по И 23 функциональный преобразователь 8 устанавливается в О. После осуществления очередного периода Тф, устройство подготовлено к очередному циклу первого вычисления и к выполнению первого такта цикла второго вычисления. Каждый из двух тактов второго вычисления начинается по ИЗЦ 14, и соответственно перед каждым тактом второго вычисления в устройстве содержится информация, требуемая для выполнени соответствующего такта. Рассмотрим работу устройства в первом такте второго вычисления, в котором производится определение п-разрядного кода угла 2 . Перед началом этого такта в счет чиках 4 -и 5 содержатся соответствен но коды /У2/ И/Х2/, на первую и вто рую группы входов умножителя 6 соответственно с регистров 3 и 2 поступают коды /Х2/ и /У2/, функциональный преобразователь 8 находится в О, в блоке 12 управления триг геры 53 и 56 находятся в , а остальные триггеры - в О, с выхода 25 блока 12 управления снимается логический сигнал , которым запрещена работа коммутатора 13 импульсов по сигналам с выходов 39 и 40 умножителя 7. Такт вычислений начинается с приходом на блок 12 управления очередного ИЗЦ 14, по которому триггеры 54 и 55 устанавливаются в и который через элемент И 62 с выхода блока управления поступает на корректирующий вход умножителя 6, а через элементы 62,67 и 70 с выхода 29 блока 12 управления - на тактовый вход функционального преобразователя 8. В некоторый момент после окончания ИЗЦ 14 на выходы 27 и 29 блока 12 управления проходит последовательность ТИ 16. С выходов 26 и 27 блока 12 управления сначала соответственно И 26 по ИЗ.Ц 14, а затем последовательность импульсов ПИ 27 по ТИ 1Ь поступают соответственно на вход коррекции и тактовый вход умножителя 6. С выхода 29 блока управления последовательность импульсов ПИ 29 поступает на тактовый вход функционального преобразователя 8 (в ПИ 29 первый импульс вырабатывается по ИЗЦ 14, а все остальные - по ТИ 16). Умножитель 6 сначала по И 26,. а затем по ПИ 27 функционирует так, что по И 26 умножитель 6 устанавливается в О и одновременно на число-импул: сных входах 37 и 38 генерирует по импульсу, а по ПИ 27 умножитель 6 на входах 37 и 38 вырабатывает ЧИК c(t}-/X2/n 4HKc(t).;Y2/, где c(t)- некоторый аргумент, .представленный ЧИК, т.е. по ТИ 16. Следовательно, в первом такте на входах 37 и 38 умножителя 6 вырабатываются соответственно ПИ 37 и ПИ 38. В ПИ 37 первый импульс вырабатывается по ИЗЦ 14, а все остальные представляют ЧИК c(t)/X2/. В ПИ 38 первый импульс вырабатывается по ИЗЦ 14,. а все остальные представляют ЧИК c(t)-/y2/. С входов 37 и 38 умножитель 6 соответственно ПИ 37 и ПИ 38 поступают на один из входов коммутатора 13 импульсов. Поэтому на выходах 41 -и 42 коммутатора 13 импульсов вырабатываются соответственно ПИ 41 и ПИ 42 такие, что ПИ 41 ПИ 37, а ПИ 38. При этом ПИ 41 поступает на вычитающий вход счетчика 4, а ПИ 42 - на вычитающий вход счетчика 5. По ПИ 41 и ПИ 42 содержимое счетчиков 4 и 5 начинает уменьшаться. Этот процесс продолжается до тех пор, пока, по крайней мере, один из счетчиков 4 и 5 не переполнится. При переполнении счетчик 4 на входе 19 генерирует импульс переполнения И 19, а счетчик 5 на входе 20 генерирует импульс переполнения И 20. Причем, переполнение одного из тих счетчиков или одновременное переполнение обоих счетчиков означает решение одного или обоих уравнений системы t«) /-tg 2/ /Y2///X2/ ; o(t) /ctgP2/-/X2///Y2/ Таким образом, в первом такте .разрешаются уравнения системьа (3). Решением является величина с (t) та кая, что при /У2//Х2/ первым вырабатывается И 19, означая, что с (t) с (t.) (при ) первым вырабатывается И 20, означая, что с (t) c(tx). При И 19 и И 20 вырабатываются одновременно. означая,- что с (t) с {fc)() с Величину с (t)удобно выразить как tgc аргумента с , который может меняться в пределах до . Отсюда следует, что математическую модель работы устройства в первом такте вторичного вычисления можно записать уравнениями Ф 2 р о6-ПЗО. + (1и/2-сх.) изо -- П 17- И 19 +П 17 И 20, (5 где логическое значение 11-го разряда кодаф 2, П 30 некоторая логическая переменная, та кая, что если Б первом такте на выходе 30 блока 12 управления вырабатывается импульс И 30, то П 30 1, а если П 30 не вырабатывается, то П 30#0. В течение первого такта величина tgiit является аргументом функционального преобразователя 8 и поступает на него с выхода 29 бло ка 12 управления в виде ЧИК tgo, т в виде ПИ 29, каждый импульс которо имеет вес 2 , Функциональный преобразователь по И 28, ПИ 29 и И 30 вырабатывает в конце первого такта к6дФ2 р. Это происходит следующим образом В функциональном преобразовател 8 перед началом первого такта по И 28 счетчики 48, 50 и 51 и умножитель 47 установлены в О. В т чение первого такта с выхода 29 бл 12 управления ЧИК tgot поступает на тактовый вход умножителя 47, на вх параллельного сомножителя которого с выходов блока 49 памяти подается 6-разрядный код углового коэффициента К;, именЗщий вес младшего разр да 2-. рад. По ЧИК tgot И параллельному коду Kj умножитель 47 вь1рабатывает ЧИКо который одновременно поступает на суммирующий вход счетчика 50 и вычитающий вход счетчика 51. Импульс переполнения умножителя 47 изменяю содержимое счетчика 48 участков ап проксимации и тем самым изменяют код К на выходах блока 49 памяти, который запрограммирован на выдачу угловных коэффициентов К-д функции X arctgoi на 16-ти участках аппроксимации. Таким образом, в течение первого такта функциональный преобразователь 8 по аргументу tgotформирует в счетчике 50 код функции (У , а в счетчике 51 - код функций (%/2-oi,); Процесс генерации ЧИК tgct и, следовательно, воспроизведения функцийсХ и (tfc/2-o -) продолжается до тех пор, пока не вырабатывается, по крайней мере,один из импульсов И 19 или И 20, поступающих на управления. В первом такте блок 12 управления по И 19. и И 20 на выходе 30 генерирует И 30 в соответствии с выражением (5), а также с помощью элемента 60 формирует импульс, поступающий на счетный вход триггера 55. Поэтому в некоторый момент после окончания И 19 или И 20 первый такт второго вычисления заканчивается, так как триггер 55 переключается в О . Как следует из (5) ИЗО вырабатывается только в том, случае, когда Р 2р,р /.Тс-М и поступает через элемент 52 задержки на вход записи счетчика 51, на разрядные входы которого с разрядных выходов счетчика 50 поступает кодсз -. После окончания первого такта с выходов функционального преобразователя 8 (т.е. разрядных выходов счетчика 51) снимается код углаф2р|р. в полном соответствии с выражением (4), . По взаимодействию блока 12 управления с другими узлами устройства видно, что когда 2,р О, то в первом такте по ИЗЦ 14 формируется И 26; по И 26 через умножитель 6 и коммутатор 13 импульсов счетчики 4 и 5 формируют соответствующим образом И19иИ20, а блок 12 управления по И 19 и И 20 (приР 2пр, 0) обязательно генерирует ИЗО и повторный И 28, который и запрещает выход из нулевых состояний всех триггеров функционального преобразователя 8, Кроме того, первый такт, благодаря импульсу коррекции (т.е. И 26 по ИЗЦ 14), закончится раньше, чем умножитель 7 выработает И 11, так как Т1 2. Т . Отсюда следует, что если требуется работа устройства при Т , то на устройство, а именно на один из входов элемента 65 блока 12 управления, следует подавать дополнительную последовательность импульсов (т.е. устройство должно иметь второй тактовый вход), частота которой больше частоты ТИ 16, так что первый такт закончится раньше, чем умножитель / выработает И 21. После окончания первого такта, очередной И 21 проходит через элемент 63 на счетный вход триггера 56 и на выход 24 блока управления и осуществляет повторную запись в счет чик 4 кода /У2/, а в счетчик 5 кода /Х2/. В некоторый момент после оконча ния повторного И 24 триггер 56 пеа триггер 58 реключается в в 1 и снимает сигнал, фиксирова ной установки в О с триггера 5 разрешает работу элемента 61 по И и И 19, разрешает работу элемента 69 по И 21 и выдает на выход 25 бл ка 12-управления логический сигнал П 25 1, По этому сигналу соответ ствующим образом разрешается работ коммутатора 13 импульсов, а генера тор 11 функций в периоде Тфр произ водит вычисление функций аргумента Ф Ч2. После окончания устройство подготовлено для работы во втором такте второго вычисления. Во втором такте второго вычисле ния производится определение п-раз рядного кода нормированной координаты г2 (т.е. ). Перед началом этого такта на умножитель подается информация, необходимая дл проведения первого вычисления по углу Ч2, а в счетчиках 4 и 5 со держатся соответственно коды /У2/ и /Х2/, с группы входов 36 снимается код , в блоке управления три геры 53 и 58 находятся в Ч, а остальные триггеры - в О, и с выхода 25 блока 12 управления снимается логический сигнал П 25- 1, которым разрешена работа коммутатор 13 импульсов по сигналам с выходов 39 и 40 умножителя 7. Такт вычислений начинается с при ходом на блок 12 управления очередного ИЗЦ 14, по Которому триггер 54 переключается в Ч и который через элемент 62, умножитель 6 и коммутатор 13 импульсов поступает одновременно на вычитающие входы счет чиков 4 и 5. Так как П 25 1, то в некоторый момент после окончания ИЗП 14, с входов 39 и 40 умножителя 7 через коммутатор 13 импульсов на вычитающий вход счетчика 4 поступае ЧИК /У/, а на вычитающий вход счетчика 5 - ЧИК /X/, Таким образом во втором такте в ПИ 41 первый импульс вырабатывается по ИЗЦ 14, а все остальные представляют ЧИК /У/угла 2 и переменной г (t); в ПИ 42 первый импульс вырабатывается по ИЗЦ 14, а все остальные представляют ЧИК /X/ углаФ 2 и переменной г (t). По ПИ 4 и ПИ 42 содержимое счетчиков 5 и 4 начинает уменьшаться до тех пор, пока не переполнится счетчик той прямоугольной .координаты ,содержимое которого перед началом второго такта было больше или равно содержимому счетчика другой прямоугольной координаты. .Это означает решение одного или обоих уравнений системы: r(t, /Sin4 i/ /V2/ p(t.)-/COSV)2/ /X2/ Очевидно, что решением является величина г (t) г2 такая, что при: /У2/ /Х2/ г2 г (ty) /Х2/ - /У2/ г2 г (tx) /У2/ /Х2/ г2 г (ty) r(tx) .1 Таким образом, во втором такте .нахождение основано на использовании известного положения - большей величине соответствует меньшая относительная погрешность - при решении уравнений системы (6). Логический сигнал о соотношении содержимого счетчика 4 и 5 вырабатывается на выходе 18 сумматора 10 как сумматора по модулю два 11-го и 10-го разрядов кодаФ2. Причем, сигнал П 18 вИ®в 10 означает, что при П18 1 , а при И . Сигнал П 18 поступает на соответствующие входы элемента 61 и управляет его работой так, что на выходе элемента 61 вырабатывается импульс по И 19, если П18 1ипоИ20, если П 18 0. С выхода элемента 61 импульс поступает на счетный вход триггера 57, который в некоторый момент после окончания этого импульса переключается в i и разрешает работу элемента 69 по очередному ТИ 16, который проходит через элемент 69 на счетный вход триггера 53 и на выход 46 блока 12 управления и является импульсом И. 46 съема с устройства координатФ 2 и г2, так как именно в момент действия И 46 с выходов 43 умножителя 7 снимается код г (t) г2. Однако все это произойдет в течение Т1 только при условии, что У + + , которое в принципе может не выполняться. - Функционирование устройства при У) + Х| запрограммировано так, что И 46 вырабатывается по И 21, т.е. в этом случае в момент действия И 4б с выходов 43 умножителя 7 снимается код г (t) г2 1-2 . Таким образом, по И 46 с группы входов 36 снимается код 2, а с групы выходов 43 умножителя 7 - код г2. некоторый момент времени после кончания И 46 триггер 53 переключатся в О и непосредственно или ерез другие триггеры устанавливает иксированно в О триггеры 558, запрещая тем самым выработку локом 12 управления сигналов второо вычисления. На этом цикл второго ычисления заканчивается, а следуюий цикл начинается с поступлением на стройство очередного ИЗБ 15. Таким образом, длительность каждого- цикла второго вычисления состав ляет Т2 2-(2. Сравнивая выражение и быстродействие известного устройства, получим Т2 2../(п + 1) (8) Предлагаемое устройство по сравнению с известным имеет более высокую производительность как за счёт частичного совмещения во времени выполнения первого и второго вычисления, так и за счет того, что во втором вычислении скорость вычислений этого устройства в несколько раз. Предлагаемое устройство позволяет первое вычисление (развертку по углу Ц 1) и второе вычисление (развертку по углуФ 2) проводить с одинаковой частотой друг за другом. Применение изобретения позволит повысить скорость обработки информации. Формула изобретения 1. Цифровой преобразователь координат, содержащий регистр угла, два сумматора, синусно-косинусный преобразователь, первый число-импульсный умножитель, два регистра и два счет чика, причем выходы разрядов первог и второго регистров подключены к разр.ядным входам соответствующих счетчиков, выходы знаковых разрядов первого и второго регистров соединены с соответствующими входами пер вого сумматора, выход которого подключен к первому входу второго сумматора, входы первой группы синусно косинусного преобразователя подключены к выходам разрядов регистра угла , входы первой и второй групп первого число-импульсного умножител соединены соответственно с выходами синуса и косинуса синусно-косинусно го преобразователя, о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия, в него введены блок управления, второй число-импул сньй умножитель, коммутатор и функциональный преобразователь, причем входы второй группы синусно-косинус ного преобразователя подключены к выходам функционального преобразова теля, знаковому выходу первого реги стра и выходу первого сумматора, второй вход второго сумматора подключен к выходу старшего разряда функционального преобразователя, выходы первой и второй групп второго число-импульсного умножителя под ключены соответственно к выходам первого и второго регистров, выходы второго число-импульсного умножител соединены с первой группой импульсных входов коммутатора, вторая груп па импульсных входов которого соеди нена с выходами координат первого число-импульсного умножителя, выходы коммутатора подключены соответственно ко входам вычитания первого и второго счетчиков, входы блока управления с первого по пятый соединены соответственно с выходами первого и второго сумматоров, первого и второго счетчиков и выходом конца развертки первого число-импульсного умножителя, выходы блока управления с первого по шестой соединены соответственно со входами установочным и тактовым первого чиело-импульсного преобразователя запуска счетчиков, управления коммутатора и синусно-косинусного преобразователя, входом коррекции и тактовым входом второго число-импульсного умножителя, 2. Преобразователь координат по п. 1, отличающийся тем, что блок управления соедржит шесть триггеров, четыре элемента 2И-ИЛИ, шесть элементов И и три элемента ИЛИ, причем первый вход блока управления соединен с первым и вторым входами первого элемента 2И-ИЛИ, третий и четвертый входы кСТорого соединены с третьим и четвертым входами блока управления, а его выход подключен к первому входу первого элемента И, второй вход которого соединен с первым выходом первого триггера, первым входом второго элемента И. и тактовым входом второго триггера, инверсный выход которого соединен со входом третьего триггера, выход которого подключен к первому входу второго элемента 2И-2ИЛИ, второй вход которого подключен к первому входу третьего и.четвертого элементов И и тактовому входу блока управления, третий вход второго элемента 2И-ИЛИ соединен с первым и вторым входами третьего элемента 2ИИЛИ, прямым выходом второго триггера и четвертым выходом блока управления, четвертый вход второго элемента 2И-ИЛИ соединен с первым входом пятого элемента И, тактовым входом четвертого триггера и пятым входом блока управления, выход второго элемента 2И-ИЛИ соединен с десятым выходом блока управления и тактовым входом пятого триггера, вход которого соединен со входом запуска второго вычисления блока управления, первыми входами первого триггера, первого элемента ИЛИ и первым и вторым, входами четвертого элемента 2И-ИЛИ, третий вход которого соединен с выходом первого элемента И.и девятым выходом блока, управления, четвертый вход четвертого элемента 2И-ИЛИ соединен с выходом шестого элемента И, вторым входом второго элемента И и пятым выходом блока управления, выход четвертого элемента 2И-ИЛИ соединен с седьмым

выхсщом блока управления, третий выход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И и тактовым входом первого триггера, второй вход которого соединен с инверсным выходом пятого триггера и входом второго триггера, третий и четвертый входы третьего элемента 2И-ИЛИ соединены со вторым входом блока управления, пятый и шестой входы третьего элемента 2ИИЛИ подключены соответственно к первому и второму входам второго элемента ИЛИ, выход KOTppord соединен , с тактовым входом шестого триггера, первый вход которого соединен со входом запуска первого решений блока управления, входом четвертого триггера и первым входом шестого элемента И, второй вход которого соединен со вторым входом пятого эле мента И и прямым выходом пятого триггера, третий вход шестого триггера подключен к инверсному выходу первого триггера, выход третьего элемента 2И-ИЛИ подключен к тактовому входу третьего триггера, прямой выход четвертого триггера соединен со вторым входом четвертого элемента И, выход которого соединен со вторым выходом блока управления, первый вход которого соединен с инверсным выходом четвертого триггера, выход шестого триггера соединен со вторым входом третьего элемента И, выход которого соединен с шестым выходом

блока управления и первым входом третьего элемента ИЛИ, второй которого соединен с выходом второго элемента И, выход третьего элемента ИЛИ соединен с восьмым выходом блока управления,

0 и вычитания третьего счетчиков, выходы разрядов второго счетчика подключены ко входам разрядов третьего счетчика, вход записи которого через элементзадержки подключен к третьему вхбду функционального

5 преобразователя, выходы третьего счетчика являются выходами функционального преобразователя.

Источники информации, принятые во внимание при экспертизе

0

5

Ьн.У2.