УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов Советский патент 1974 года по МПК G06F7/60 

1

Изобретение относится к вычислительной технике, может быть использовано для нахождения отношения двух числоимпульсных кодов, интервалов, чисел и т. д., при этом ре.зультат выдается в десятичном коде.

Известны делительные устройства, в которых методом параллельного пересчета определяется, сколько раз делитель укладывается в делимое. В обш;ем случае точность таких устройств оказывается недостаточно высокой. Другим суп1ественным недостатком этих устройств является снижение точности результата при работе быстродействия устройства.

С целью повышения быстродействия устройства при сохранении точности и простоты конструкции в нем выход селектора подключен ко входу первой схемы «ИЛИ, другой вход которой соединен со входом «Делимое устройства, а выход - со счетны.м входом вычитающего счетчика делимого - остатка, подключенного сбросовым входом ко входу перезаписи суммируюшего счетчика делителя и к выходу второй схемы «ИЛИ, один из входов которой соединен с выходом третьей схемы «ИЛИ, первый вход которой соединен с выходом сум.мирующего счетчика делимого - остатка, а другой вход второй схемы «ИЛИ подключен к выходу суммирующего счетчика делителя, к входу распределителя, а также к входу схемы «И, другой вход которой соединен с выходом суммирующего счетчика делимого - остатка, а выход - с первым входом четвертой схемы «ИЛИ, подключенной выходом к входу запрета триггера управления, а вторым входом - к управляющему выходу распределителя, информационные выходы которого соединены с соответствующими входами счетчика частного; выход третьей схемы «ИЛИ подключен к входу перезаписи суммирующего счетчика делимого - остатка, а вход этой схемы «ИЛИ соединен с входом «Старт устройства.

На чертеже приведена блок-схема устройства.

Устройство содержит следующие узлы: генератор 1, селектор 2, триггер управления 3, схема десятичного пересчета 4, суммирующий счетчик делимого - остатка 5, схемы «ИЛИ 6-8, двоичный счетчик делимого - остатка 9,

схема «И 10, суммирующий счетчик делителя 11, распределитель 12, схема «ИЛИ 13, двоичный счетчик делителя 14, десятичный счетчик частного 15. Перед началом цикла обработки л - разрядные двоичные счетчики 5, 9, И, 4, делитель 4 с коэффициентом пересчета 10, распределитель 12, десятичный счетчик частного 15 и триггер управления 3 устанавливаются в нули. Триггер управления 3 при этом закрывает

селектор 2.

Числоимпульсный код делимого М через схему «ИЛИ 8 заносится в двоичный вычитающий счетчик 9 (счетчик делимого - остатка), где фиксируется ввиде дополнительного кода ().

Числоимпульсный код делителя N заносится в двоичный вычитающий счетчик 14 (счетчик делителя), где фиксируется в виде дополнительного кода ().

Передним фронтом импульса «Старт, проходящего через схему «ИЛИ б и схему «ИЛИ 13, производится перезапись дополнительного кода делимого () из счетчика 9 в суммирующий счетчик 5 и дополнительного кода делителя () из счетчика 14 в суммирующий счетчик 11. Таким образом, в счетчиках 5 и 11 устанавливаются соответственно коэффициенты пересчета М и N.

Задним фронтом импульса «Старт производится сброс в нули счетчика 9 и перебрасывается в разрешающее состояние триггер уп. равления 3, открывая при этом селектор 2. Импульсы заполнения от генератора 1 через селектор 2 поступают на счетчик 5 через десятичный делитель 4, на счетчик 9 через схему «ИЛИ 8 и на счетчик 11 непосредственно.

Начинается первый цикл деления.

После поступления каждых N импульсов заполнения переполняется счетчик И. На его выходе появляется сигнал, который восстанавливает собственный коэффициент пересчета N, сбрасывает счетчик 9 в нули, а также поступает через распределитель 12 на вход первого (старщего) разряда счетчика частного 15.

К моменту поступления 10 М-то импульса на вход первого разряда счетчика 15 будет подано Pi -им-пульсов:

Л еп110.

лг

М Л

где ent 10- целое число, содержащееся

в дроби 10 -.

К этому же моменту в счетчик 9 будет зафиксировано число , представляющее собой дополнительный код остатка Л,

- Pi.M.

После поступления 10 М-го импульса переполняется счетчик 5. На его выходе появляется сигнал, который путем перезаписи устанавливает коэффициенты пересчета счетчиков 5 и 11 соответственно Bin N тл сбрасывает счетчик 9 в нули. Сигнал с выхода счетчика 5 поступает также на вход сдвига распределителя, благодаря чему разрещается прохождение импульсов результата на вход второго разряда счетчика 15.

Начинается второй цикл деления, повторяющий первый цикл с той лишь разницей, что теперь 6 качестве очередного делимого выступает первый остаток Bi. В результате второго

цикла на второй разряд счетчика 15 постуГ)

пает 10- -импульсов, а в третий цикл

переходит остаток

, - PZ-M.

Третий и все последующие циклы подобны второму циклу.

В общем случае процесс деления заканчивается после т-го цикла (т - число десятичных разрядов счетчика частного 15). При этом на управляющем выходе распределителя появляется сигнал, поступающий через схему

«ИЛИ 7 на триггер управления. Триггер перебрасывается и селектор 2 запирается. На этом процесс деления заканчивается.

В частном случае, когда какой-либо промежуточный остаток Sft () равен нулю, т. е.

происходит деление без остатка, процесс деления заканчивается до появления сигнала на управляющем выходе распределителя. В этом случае сигналы на выходах счетчиков 5 и 11 появляются одновременно, срабатывают схема «И 10, «ИЛИ 7, триггер 3 и селектор. 2 запирается.

предмет изобретения

Устройство для нахол дения отношения двух числоимпульсных кодов, содержащее суммирующий счетчик делителя, генератор, распределитель, селектор, триггер управления, схему

десятичного пересчета, десятичный счетчик частного, схему «И, схемы «ИЛИ, причем выход генератора соединен с первым входом селектора, второй вход которого подключен к разрешающему выходу триггера управления,

а выход селектора соединен со счетным входом схемы десятичного пересчета и счетным выходом суммирующего счетчика делителя; выход схемы десятичного пересчета соединен со счетным входом суммирующего счетчика делимого - остатка; счетный вход вычитающего счетчика делителя соединен со входом «Делитель устройства, а выходы разрядов этого счетчика соединены с соответствующими установочными входами суммирующего счетчика делителя; разрешающий вход триггера управления соединен со входом «Старт устройства, установочные входы суммирующего счетчика делимого - остатка соединены с соответствующими выходами разрядов вычитающего счетчика делимого - остатка, отличающееся тем, что, с целью повышения быстродействия при сохранении точности, в нем выход селектора подключен ко входу первой схемы

«ИЛИ, другой вход которой соединен со входом «Делимое устройства, а выход - со счетным входом вычитлющего счетчика делимого - остатка, подключенного сбросовым входом ко входу перезаписи суммирующего счетчика делителя и к выходу второй схемы

«ИЛИ, один из входов которой соединен с выходом третьей схемы «ИЛИ, первый вход которой соединен с выходом суммирующего счетчика делимого - остатка, а другой вход второй схемы «ИЛИ подключен к выходу суммирующего счетчика делителя, ко входу распределителя, а также ко входу схемы «И, другой вход которой соединен с выходом суммирующего счетчика делимого - остатка, а выход - с первым входом четвертой схемы

«ИЛИ, подключенной выходом ко входу запрета триггера управления, а вторым входом - к управляющему выходу распределителя, информационные выходы которого соединены с соответствующими входами счетчика частного; выход третьей схемы «ИЛИ подключен ко входу перезаписи суммирующего счетчика делимого - остатка, а вход этой схемы «ИЛИ соединен со входом «Старт устройства.

Старт