Устройство для синхронизации работы накопителей Советский патент 1974 года по МПК G11C9/00 

1

Предлагаемое изобретение относится к области вычислительной техники и предназначено для использования в вычислительных устройствах и автоматике в качестве синхронизирующего устройства накопителей динамического типа.

Известны различные тины динамических накопителей и связи между ними (устройства синхронизации), например устройства синхронизации с калиброванными по длине магнитострикционными линиями задержки.

Недостатком такого типа синхронизации является то, что с течением времени изменяются параметры магнитострикционных накопителей, а также меняются условия эксплуатации, что вносит раскалибровочцые факторы и делает систему синхронизации неработоспособной (ЭКВМ - «Орбита). Поэтому в большинстве клавишных машин («Искра 12, «Пекра 22, «Луч) применен динамический накопитель на одной некалиброваиной линии задержки, обладающей более широким температурным диапазоном и не требующей предварительной калибровки, причем на ее работе не сказываются изменения временных параметров магнитопровода в течение времени эксплуатации.

Однако увеличение количества информации в 11акопителе подобного типа, связанное с переходом к созданию машин с более высокими функциональными возможностями, приводит к снижению быстродействия, связанное с увеличением длины накопителя, т. е. величины задержки, Поэтому оказывается целесообразным без увеличения тактовой частоты машины разделить один накопитель на несколько более коротких по величине задержки, сохраняя зарекО|Мендовавший себя принцип некалиброванности отдельных накопителей, при этом однако возникают существеиные трудности в обеспечении синхронизации между накопителями и машиной.

Предлагаемое устройство синхронизации позволяет создать устройства с несколькими

некалиброванными по длине накопителями п обеспечить синхронизацию выбранного накоиителя и машины.

Таким образом, целью изобретения является уменьшение количества оборудования,

повышение надежности.

Сущность изобретения состоит в том, что оно содержит схему анализа фазы синхронизации, блок запоминания фазы синхронизации, схему перекоммутации синхросигналов,

триггер блокировки синхронизации и блок анализа коица информационной части. Выход тактового генератора соединен с одним из входов схемы перекоммутации синхросигналов и схемы анализа фазы синхронизации. Другие входы схемы анализа фазы синхронизации подсоединены к выходу накопителя и к триггеру бло кировки синхронизации, единичный вход которого подключен к выходу триггера кнформационной части. Выходы блока анализа KjOima информационной частп соединены с пулевым входом триггера блокировки синхронизации и со входами триггера информационной части. Выход схемы анализа фазы оинхронизации подключен к блоку запоминания фаз1)1 синхронизации, выход которого соединен со вторым входом схемы перекоммутации синхросигналов, выход которой соединен с одним из входов расширителя, другой вход расширителя подключен к выходу накопителя, вход которого подключен и к выходу расширителя через коммутатор. На чертеже приведена блок-схема предлагаемого устройства для синхронизации. Оно содержит накопитель 1, блок анализа конца информационной части 2, триггер 3 информационной части, триггер 4 блокировки синхронизации, схему 5 анализа фазы синхронизации, блок 6 запоминания фазы сннхро:- иизации, схему перекоммутации синхросигналов 7, р.а|СШ1И1ритель 8, тактовый генератор 9 и коммутатор 10. , Выход накопителя 1 подключен к блоку анализа конца информационной части 2, служащему для выделения концевого маркера. Триггер 3 информациоциой части, определяющий длину информационного пакета, единичным входом подключен к выходу накопителя 1, а нулевым - к выходу блока анализа конца информационной части 2. Схема 5 анализа фазы синхронизации, предназначенная для сравнения фазы сигнала из накопителя 1 с фазой тактового генератора 9, соединена соответственно с выходом накопителя и с тактовым генератором 9, а также с единичным выходом триггера 4 блокировки синхронизации, который предназначен для разрешения определения фазы только первого приходящего импульса и блокировки для последующих. Входы триггера 4 блокировки синхронизации соединены с нулевым выходом триггера 3 информационной части и блоком анализа ко.нца информационной части 2. Выход схемы 5 анализа фазы синхронизации соединен со входом блока 6 запоминания фазы синхронизации, выход которого соединен с одним из входов схемы перекоммутации синхросигналов 7, другой вход которой подключен к тактовому генератору 9. Выход схемы нерекоммутации синхросигналов 7 подключен к одному из входов расширителя 8, предназначенного для привязывания фазы сигналов из накопителя 1 к выбранной фазе сигналов тактового генератора 9. Выход расширителя 8 соединен со входом накопителя 1 через коммутатор 10, а выход накопителя 1 подключен ко второму входу расширителя 8. Длина накопителя 1 выбирается несколько большей длины, требуемой для информационной емкости. Перед информационной частью и в конце ее одним из известных способов заиисываются маркеры начала и конца информационной зоны. Причем имеется устройство обнаружения конца информационной части. Предлагаемое устройство синхропизацип работает следуюш,им образом. ВЫХОДЯШ.ИЙ маркер начала информации из накопителя 1 ставит триггер 3 информационной части в единичное состояние и одновременно поступает на схему анализа фазы синхроиизацни. Триггер 4 блокировки стоит в единичном состоянии, так как в конце информационной части триггер 3 находился в нулевом состоянии. Единичное состояние триггера 4 блокировки синхронизации разрешает анаЛИЗ фазы синхронизации в схеме 5. В схему о поступают также синхросигналы от тактового генератора 9, где сравнивается фаза маркера из накопителя 1 с одной из фаз импульсов тактового генератора. Фаза импульсов тактового генератор а, совпадаюпгая с фазой мар кера начала информации, запоминается в блоке запоминания фазы синхронизации и вызывает необходимую перекоммутацию импульсов тактового генератора в схеме перекоммутации синхросигналов 7. Расширитель g работает совместно с импульсами, приходяш,ими из накопителя 1, и выбрапной последовательностью синхросигналов тактового генератора. Сигналы информационной части и маркера начала, привязанные к фазе импульсов тактового генератора в расн1ирителе 8, могут снова поступить на вход накопителя через коммутатор 10. В блоке анализа конца информационной части 2 происходит некоторая задержка и маркера начала информации. Через это время задержки триггер блокировки синхронизации сбрасЫвается в «улавое состояние, что .приводит к блокировке сигналов из накопителя 1 в схему 5 анализа фазы синхронизации. Проанализированная фаза генератора в схеме 5 и запомненная в блоке б выбирает нужную для работы расширителя 8 последовательность импульсов тактового генератора 9 в схеме перекоммутации синхросигналов 7. Эта последовательность импульсов тактового генератора сохраняется для всей информационной области накопителя 1. Конец информационной части обнаруживается в блоке конца информационной части 2. В этом же блоке формируется импульс, сбрасываюший триггер информационной части в нулевое состояние, который в свою очередь, сбрасывает триггер 4 блокировки фазы в единичое состояние, означаюш,ее разрешение анализа фазы синхронизации в схеме 5, в том числе и для маркера конца информационной части. Так как за маркером конца информаионной части в накопителе больше не должо быть никакой информации, то единичное остояние триггера сохранится до повления маркера начала информационной чати. В схеме 5 снова произойдет анализ совадения фазы маркера с фазой импульса заающего генератора и т. д.

Тактовая последовательность выбранно линии передается в машину. Начало и конец информационной зоны определяется по триггеру 3 ннформациоппой части.

Если в ман1ине используются .несколько иекалиброванных накопителей, то оборудование блоков 1-8 должно соответствовать числу накопителей.

Предмет и з о б р е т е и и я

Устройство для синхронизации работы накопителей, содержащее тактовый геператор, коммутатор, триггер информационной части и расширитель, отличающееся тем, что, с целью уменьшения количества оборудования, повышения надежности, оно содержит схему анализа фазы синхронизации, блок запоминания фазы синхронизации, схему перекоммутации синхросигналов, триггер блокировки синхронизации и блок анализа конца информационной части, причем выход тактового генератора соедшиен с одним из входов схемы переко м.мутации си.цхросиг. и схемы анализа фазы синхронизации, другие входы схемы анализа фазы синхронизации подсоединены к выходу накопителя и к триггеру блокировки синхронизации, единичный вход которого подключен к выходу триггера информационной части, а выходы блока анализа конца информационной части соединены с нулевым iBxovHoiM триггера блокировки си:нхр01низации и со входами триггера информационной части, выход схемы,анализа фазы синхронизации подключеп к блоку запоминания фазы синхронизации, выход которого соединен со вторым входом схемы иерекоммутации синхросигналов, выход которой соединен с одним из входов расширителя, другой вход расширителя подключен к выходу накопителя, вход которого подключен к выходу расншрителя через цепи связп с машиной.

IJ